半导体结构的制造方法和半导体结构技术

本发明专利技术实施例提供一种半导体结构的制造方法和半导体结构，制造方法包括：提供基底；形成下层介质层；形成第一下导电柱、第二下导电柱和第三下导电柱；第一下导电柱位于阵列区，第二下导电柱位于外围区，第三下导电柱位于核心区；形成位于上层介质层，上层介质层露出第一下导电柱的顶面、第二下导电柱的顶面以及第三下导电柱的部分顶面；形成位于上层介质层内的第一上导电柱、第二上导电柱和第三上导电柱；第三上导电柱与第三下导电柱构成第三导电柱；第三下导电柱的顶面面积大于第三上导电柱的顶面面积。本发明专利技术实施例能够优化半导体结构的制造工艺并提升半导体结构的性能。的制造工艺并提升半导体结构的性能。的制造工艺并提升半导体结构的性能。

【技术实现步骤摘要】
半导体结构的制造方法和半导体结构


[0001]本专利技术实施例涉及半导体领域，特别涉及一种半导体结构的制造方法和半导体结构。

技术介绍

[0002]随着半导体技术的发展，半导体结构的工艺节点不断缩小，进而使得集成度也越来越大。集成度的提高主要带来以下几个好处：第一，可以增加半导体结构的功能；第二，根据摩尔定律，集成度提升的直接结果是成本下降；第三，可以降低半导体结构的整体供电电压，进而降低功耗。
[0003]在追求更小的工艺节点的目的之下，半导体结构的制造工艺以及半导体结构的性能有待进一步提升。

技术实现思路

[0004]本专利技术实施例提供一种半导体结构的制造方法和半导体结构，以优化半导体结构的制造工艺并提升半导体结构的性能。
[0005]本专利技术实施例提供一种半导体结构的制造方法，包括：提供基底；形成位于所述基底上的下层介质层；形成位于所述下层介质层内的第一下导电柱、第二下导电柱和第三下导电柱；所述第一下导电柱位于所述阵列区，第二下导电柱位于所述外围区，所述第三下导电柱位于核心区；形成位于所述下层介质层上的上层介质层，所述上层介质层露出所述第一下导电柱的顶面、所述第二下导电柱的顶面以及所述第三下导电柱的部分顶面；形成位于所述上层介质层内的第一上导电柱、第二上导电柱和第三上导电柱；其中，所述第一上导电柱与所述第一下导电柱构成第一导电柱；所述第二上导电柱与所述第二下导电柱构成第二导电柱；所述第三上导电柱与所述第三下导电柱构成第三导电柱；所述第三下导电柱的顶面面积大于所述第三上导电柱的顶面面积。
[0006]另外，所述第三上导电柱的顶面在所述第三下导电柱的顶面的正投影落入所述第三下导电柱的顶面内。
[0007]另外，所述第三上导电柱的顶面在所述第三下导电柱的顶面的正投影与所述第三下导电柱的顶面共同构成环状图形。
[0008]另外，在平行于所述基底顶面的方向上，所述第三上导电柱和所述第三下导电柱的剖面形状为矩形；第三上导电柱的一个侧壁与所述第三下导电柱的一个侧壁正对；或者，第三上导电柱的两个侧壁分别与所述第三下导电柱的两个侧壁正对；或者，第三上导电柱的三个侧壁分别与所述第三下导电柱的三个侧壁正对。
[0009]另外，所述第三上导电柱顶面面积与所述第三下导电柱顶面面积之比小于4/5。
[0010]另外，在垂直于所述基底顶面的方向上，所述上层介质层与所述下层介质层的厚度的比值范围为3/5～2/5。
[0011]另外，所述基底内具有多个有源区，所述有源区分别与所述第一导电柱、所述第二
导电柱和所述第三导电柱电连接。
[0012]另外，所述核心区的所述基底内具有栅极，且所述栅极与所述第三导电柱电连接。
[0013]另外，所述第一上导电柱在所述第一下导电柱的顶面的正投影与所述第一下导电柱的顶面重合，所述第二上导电柱在所述第二下导电柱的顶面的正投影与所述第二下导电柱的顶面重合。
[0014]另外，所述第三上导电柱的材料与所述第三下导电柱的材料相同。
[0015]另外，所述第三上导电柱的材料的导电率大于所述第三下导电柱的材料的导电率。
[0016]另外，形成所述上层介质层的步骤包括：形成覆盖所述下层介质层、所述第一下导电柱、所述第二下导电柱和所述第三下导电柱的初始上层介质层；对所述初始上层介质层进行图形化处理，以形成所述上层介质层。
[0017]另外，形成所述下层介质层的步骤包括：形成覆盖所述基底的初始下层介质层；对所述初始下层介质层进行图形化处理，以形成所述下层介质层。
[0018]本专利技术实施例还提供一种半导体结构，所述半导体结构包括：基底，所述基底上具有下层介质层；位于所述下层介质层内的第一下导电柱、第二下导电柱和第三下导电柱；所述第一下导电柱位于所述阵列区，第二下导电柱位于所述外围区，所述第三下导电柱位于核心区；位于所述下层介质层上的上层介质层，所述上层介质层露出所述第一下导电柱的顶面、所述第二下导电柱的顶面以及所述第三下导电柱的部分顶面；位于所述上层介质层内的第一上导电柱、第二上导电柱和第三上导电柱；其中，所述第一上导电柱与所述第一下导电柱构成第一导电柱；所述第二上导电柱与所述第二下导电柱构成第二导电柱；所述第三上导电柱与所述第三下导电柱构成第三导电柱；所述第三下导电柱的顶面面积大于所述第三上导电柱的顶面面积。
[0019]另外，在垂直于所述基底顶面的方向上，所述第三上导电柱的厚度与所述第二下导电柱的厚度的比值范围为3/5～2/5。
[0020]本专利技术实施例提供的技术方案至少具有以下优点：
[0021]在本专利技术实施例中，形成位于下层介质层内的第一下导电柱、第二下导电柱和第三下导电柱；形成上层介质层，上层介质层露出第一下导电柱和第二下导电柱的顶面以及第三下导电柱的部分顶面；形成位于上层介质层内第一上导电柱、第二上导电柱和第三上导电柱。如此，能够兼顾阵列区、外围区和核心区三个区域的制造工艺，在改变第三上导电柱的尺寸的同时，使得第一上导电柱和第二上导电柱保持原有尺寸。此外，第三下导电柱的顶面面积大于第三上导电柱的顶面面积，即第三下导电柱具有较大的尺寸，如此能够降低第三导电柱电阻，提升电性能；另外，上层介质层露出的第三上导电柱的顶面面积较小，能够降低第三上导电柱与其它的导电结构发生错误的电连接的概率。
[0022]另外，第三上导电柱顶面面积与第三下导电柱顶面面积之比小于4/5。当面积之比在上述范围内时，能够降低第三上导电柱发生错误的电连接的概率，还能够降低第三下导电柱的电阻。
附图说明
[0023]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说
明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
[0024]图1
‑
图11为本专利技术实施例提供的半导体结构的制造方法中各步骤对应的结构示意图。
具体实施方式
[0025]半导体结构通常包括阵列区、外围区和核心区，核心区与阵列区紧密相连，核心区(core区)具有字线驱动器(word
‑
line driver)等独特的器件结构，外围区用于保证核心区功能得以实现。当缩小半导体结构的尺寸时，三个区域的尺寸都必须不断缩小，这导致了核心区的导电柱表现出高电阻的特性，核心区的电性能无法得到有效提升。
[0026]本专利技术实施例提供一种半导体结构的制造方法，包括：形成位于下层介质层内的第一下导电柱、第二下导电柱和第三下导电柱；形成位于下层介质层上的上层介质层，上层介质层露出第一下导电柱的顶面、第二下导电柱的顶面以及第三下导电柱的部分顶面；形成位于上层介质层内的第一上导电柱、第二上导电柱和第三上导电柱；第三下导电柱的顶面面积大于第三上导电柱的顶面面积。第三下导电柱较大的尺寸能够降低电阻，提升电性能，而上层介质层露出具有较小尺寸的第三上导电柱，能够避免第三上导电柱与其它的导电结构发生错误的电连接。此外本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，所述半导体结构包括阵列区、外围区和核心区，其特征在于，包括：提供基底；形成位于所述基底上的下层介质层；形成位于所述下层介质层内的第一下导电柱、第二下导电柱和第三下导电柱；所述第一下导电柱位于所述阵列区，第二下导电柱位于所述外围区，所述第三下导电柱位于所述核心区；形成位于所述下层介质层上的上层介质层，所述上层介质层露出所述第一下导电柱的顶面、所述第二下导电柱的顶面以及所述第三下导电柱的部分顶面；形成位于所述上层介质层内的第一上导电柱、第二上导电柱和第三上导电柱；其中，所述第一上导电柱与所述第一下导电柱构成第一导电柱；所述第二上导电柱与所述第二下导电柱构成第二导电柱；所述第三上导电柱与所述第三下导电柱构成第三导电柱；所述第三下导电柱的顶面面积大于所述第三上导电柱的顶面面积。2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第三上导电柱的顶面在所述第三下导电柱的顶面的正投影落入所述第三下导电柱的顶面内。3.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述第三上导电柱的顶面在所述第三下导电柱的顶面的正投影与所述第三下导电柱的顶面共同构成环状图形。4.根据权利要求1所述的半导体结构的制造方法，其特征在于，在平行于所述基底顶面的方向上，所述第三上导电柱和所述第三下导电柱的剖面形状为矩形；第三上导电柱的一个侧壁与所述第三下导电柱的一个侧壁正对；或者，第三上导电柱的两个侧壁分别与所述第三下导电柱的两个侧壁正对；或者，第三上导电柱的三个侧壁分别与所述第三下导电柱的三个侧壁正对。5.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第三上导电柱顶面面积与所述第三下导电柱顶面面积之比小于4/5。6.根据权利要求1所述的半导体结构的制造方法，其特征在于，在垂直于所述基底顶面的方向上，所述上层介质层与所述下层介质层的厚度的比值范围为3/5～2/5。7.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述基底内具有多个有源区，所述有源区分别与所述第一导电柱、所述第二导电柱和所述第三导电柱电连接。8.根据权利要求1所述的半导体结构的制造方法，其特征...

【专利技术属性】
技术研发人员：穆克军，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：