一种屏蔽栅沟槽型碳化硅MOSFET的制造方法技术

本发明专利技术提供了一种屏蔽栅沟槽型碳化硅MOSFET的制造方法，包括在碳化硅衬底的漂移层上形成阻挡层，并对阻挡层和漂移层蚀刻形成沟槽；氧化沟槽，形成绝缘层；重新形成阻挡层，蚀刻并离子注入形成屏蔽栅；重新形成阻挡层，蚀刻并离子注入形成夹断区；重新形成阻挡层，蚀刻并离子注入形成源区；重新形成阻挡层，蚀刻并离子注入形成栅极；重新形成阻挡层，蚀刻，并进行淀积，形成栅极金属层；重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对源区淀积，形成源极金属层；去除所有阻挡层，对碳化硅衬底进行淀积，形成漏极金属层，在不影响器件导通电阻的情况下，通过屏蔽栅结构，将栅源电容减少，可以提高器件开关速度。可以提高器件开关速度。可以提高器件开关速度。

【技术实现步骤摘要】
一种屏蔽栅沟槽型碳化硅MOSFET的制造方法


[0001]本专利技术涉及一种屏蔽栅沟槽型碳化硅MOSFET的制造方法。

技术介绍

[0002]碳化硅器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
[0003]然而在追求功率密度的当下，对于器件的开关速度和导通电阻的折衷意味着效率和功率密度的折衷，所以一种能兼顾导通电阻和开关速度的器件成为必然追求。

技术实现思路

[0004]本专利技术要解决的技术问题，在于提供一种屏蔽栅沟槽型碳化硅MOSFET的制造方法，在不影响器件导通电阻的情况下，通过屏蔽栅结构，将栅源电容减少，可以提高器件开关速度。
[0005]本专利技术是这样实现的：一种屏蔽栅沟槽型碳化硅MOSFET的制造方法，具体包括如下步骤：步骤1、在碳化硅衬底的漂移层上形成阻挡层，并对阻挡层和漂移层蚀刻形成沟槽；步骤2、氧化沟槽，形成绝缘层；步骤3、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对绝缘层进行离子注入，以形成屏蔽栅；步骤4、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成夹断区；步骤5、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对夹断区进行离子注入，以形成源区；步骤6、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对绝缘层进行离子注入，以形成栅极；步骤7、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对栅极进行淀积，形成栅极金属层；步骤8、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对源区淀积，形成源极金属层；步骤9、去除所有阻挡层，对碳化硅衬底进行淀积，形成漏极金属层。
[0006]进一步地，所述栅极的底面低于所述漂移层的上侧面。
[0007]进一步地，所述屏蔽栅为凹字形；所述步骤3具体为：重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对绝缘层进行离子注入，以形成底部屏蔽栅；重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对绝缘层进行离子注入，以形成两侧屏蔽栅。
[0008]进一步地，所述绝缘层底部为弧形。
[0009]进一步地，所述栅极为多晶硅。
[0010]进一步地，所述夹断区的掺杂浓度小于源区的掺杂浓度，大于漂移层的掺杂浓度。
[0011]本专利技术的优点在于：本专利技术屏蔽栅沟槽型SiC MOSFET器件栅极下方结构为凹字形，可以避免栅极底部的电场集中，提高栅氧可靠性；该屏蔽栅分布在沟槽内的下、左、右三个位置；该屏蔽栅上方有器件栅极，屏蔽栅和器件栅极之间有栅极绝缘层；屏蔽栅起着体内场板的作用，可以将栅极控制信号传递到器件的导电路径上。该屏蔽栅屏蔽了栅源之间的电容，降低栅电荷，提高器件开关速度。
附图说明
[0012]下面参照附图结合实施例对本专利技术作进一步的说明。
[0013]图1是本专利技术一种屏蔽栅沟槽型碳化硅MOSFET的制造方法流程图一。
[0014]图2是本专利技术一种屏蔽栅沟槽型碳化硅MOSFET的制造方法流程图二。
[0015]图3是本专利技术一种屏蔽栅沟槽型碳化硅MOSFET的制造方法流程图三。
[0016]图4是本专利技术一种屏蔽栅沟槽型碳化硅MOSFET的制造方法流程图四。
[0017]图5是本专利技术一种屏蔽栅沟槽型碳化硅MOSFET的制造方法流程图五。
[0018]图6是本专利技术一种屏蔽栅沟槽型碳化硅MOSFET的制造方法流程图六。
[0019]图7是本专利技术一种屏蔽栅沟槽型碳化硅MOSFET的制造方法流程图七。
[0020]图8是本专利技术一种屏蔽栅沟槽型碳化硅MOSFET的制造方法流程图八。
[0021]图9是本专利技术一种屏蔽栅沟槽型碳化硅MOSFET的制造方法流程图九。
[0022]图10是本专利技术一种屏蔽栅沟槽型碳化硅MOSFET的制造方法流程图十。
[0023]图11是本专利技术一种屏蔽栅沟槽型碳化硅MOSFET的原理示意图。
具体实施方式
[0024]请参阅图1至11所示，本专利技术一种屏蔽栅沟槽型碳化硅MOSFET的制造方法，具体包括如下步骤：步骤1、在碳化硅衬底1的漂移层2上形成阻挡层a，并对阻挡层a和漂移层2蚀刻形成沟槽21；步骤2、氧化沟槽21，形成绝缘层4，所述绝缘层4底部为弧形；由于对绝缘层4要求较高，采用干氧氧化；步骤3、重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对绝缘层4进行离子注入，以形成屏蔽栅41的底部；重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对绝缘层4进行离子注入，以形成屏蔽栅41的两侧，使得所述屏蔽栅41为凹字形；通过控制离子注入的能量，可以控制离子注入的深度，从而实现在器件屏蔽栅41的制造；步骤4、重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对漂移层2进行离子注入，以形成夹断区3；步骤5、重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对夹断区3进行离子注入，以形成源区31；
步骤6、重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对绝缘层4进行离子注入，以形成栅极42，所述栅极42为多晶硅；通过离子注入的方式，使得栅极42的深度和掺杂浓度灵活度高，更容易做特殊一点儿的结构，所述栅极42的底面低于所述漂移层2的上侧面；步骤7、重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对栅极41进行淀积，形成栅极金属层6；步骤8、重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对源区31淀积，形成源极金属层5；步骤9、去除所有阻挡层a，对碳化硅衬底1进行淀积，形成漏极金属层7。
[0025]请参阅图11所示，上述制造方法得到的MOSFET，包括：碳化硅衬底1；漂移层2，所述漂移层2设于所述碳化硅衬底1的上侧面，所述漂移层2上设有沟槽21，该沟槽21底部为弧形；夹断区3，所述夹断区设于所述漂移层2的上侧面，且所述沟槽21穿过所述夹断区3；所述夹断区3上设有源区31；绝缘层4，所述绝缘层4设于所述沟槽21内，所述绝缘层4内设有屏蔽栅41和栅极42，所述栅极42位于所述屏蔽栅41的上方，所述栅极42的底面低于所述漂移层2的上侧面，所述屏蔽栅41为凹字形，所述绝缘层4底部为弧形，所述栅极42为多晶硅；源极金属层5，所述源极金属层5连接至所述源区31；栅极金属层6，所述栅极金属层6连接至所述栅极42；以及，漏极金属层7，所述漏极金属层7连接至所述碳化硅衬底1的下侧面。
[0026]该器件栅极42下方的屏蔽栅41为凹字形，可以避免栅极42底部的电场集中，提高栅氧可靠性，在弧形的沟槽21内部有屏蔽栅41，该屏蔽栅41分布在弧形沟槽21内的下、左、右三个位置，其三个屏蔽栅41结构从三个方向可以控制导电沟道的形成，有良好的栅控能力，屏蔽栅41起着体内场板的作用，可以将栅极42控制信号传递到器件的导电路径上，其源区31是n型重掺杂，实现源区31和源极金属层5的欧姆接触，其夹断区3为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅沟槽型碳化硅MOSFET的制造方法，其特征在于，具体包括如下步骤：步骤1、在碳化硅衬底的漂移层上形成阻挡层，并对阻挡层和漂移层蚀刻形成沟槽；步骤2、氧化沟槽，形成绝缘层；步骤3、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对绝缘层进行离子注入，以形成屏蔽栅；步骤4、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成夹断区；步骤5、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对夹断区进行离子注入，以形成源区；步骤6、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对绝缘层进行离子注入，以形成栅极；步骤7、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对栅极进行淀积，形成栅极金属层；步骤8、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对源区淀积，形成源极金属层；步骤9、去除所有阻挡层，对碳化硅衬底进行淀积，形成漏极...

【专利技术属性】
技术研发人员：胡臻，周海，何佳，吴玲琼，
申请(专利权)人：泰科天润半导体科技北京有限公司，
类型：发明
国别省市：