一种屏蔽栅沟槽型碳化硅MOSFET的制造方法技术

技术编号:36439190 阅读:24 留言:0更新日期:2023-01-20 22:54
本发明专利技术提供了一种屏蔽栅沟槽型碳化硅MOSFET的制造方法,包括在碳化硅衬底的漂移层上形成阻挡层,并对阻挡层和漂移层蚀刻形成沟槽;氧化沟槽,形成绝缘层;重新形成阻挡层,蚀刻并离子注入形成屏蔽栅;重新形成阻挡层,蚀刻并离子注入形成夹断区;重新形成阻挡层,蚀刻并离子注入形成源区;重新形成阻挡层,蚀刻并离子注入形成栅极;重新形成阻挡层,蚀刻,并进行淀积,形成栅极金属层;重新形成阻挡层,并对阻挡层蚀刻形成通孔,通过通孔对源区淀积,形成源极金属层;去除所有阻挡层,对碳化硅衬底进行淀积,形成漏极金属层,在不影响器件导通电阻的情况下,通过屏蔽栅结构,将栅源电容减少,可以提高器件开关速度。可以提高器件开关速度。可以提高器件开关速度。

【技术实现步骤摘要】
一种屏蔽栅沟槽型碳化硅MOSFET的制造方法


[0001]本专利技术涉及一种屏蔽栅沟槽型碳化硅MOSFET的制造方法。

技术介绍

[0002]碳化硅器件碳化硅(SiC)材料因其优越的物理特性,广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点,在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
[0003]然而在追求功率密度的当下,对于器件的开关速度和导通电阻的折衷意味着效率和功率密度的折衷,所以一种能兼顾导通电阻和开关速度的器件成为必然追求。

技术实现思路

[0004]本专利技术要解决的技术问题,在于提供一种屏蔽栅沟槽型碳化硅MOSFET的制造方法,在不影响器件导通电阻的情况下,通过屏蔽栅结构,将栅源电容减少,可以提高器件开关速度。
[0005]本专利技术是这样实现的:一种屏蔽栅沟槽型碳化硅MOSFET的制造方法,具体包括如下步骤:步骤1、在碳化硅衬底的漂移层上形成阻挡层,并对阻挡层和漂移层蚀刻形成沟槽;步骤2、氧化沟槽,形成绝缘层;步骤3本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅沟槽型碳化硅MOSFET的制造方法,其特征在于,具体包括如下步骤:步骤1、在碳化硅衬底的漂移层上形成阻挡层,并对阻挡层和漂移层蚀刻形成沟槽;步骤2、氧化沟槽,形成绝缘层;步骤3、重新形成阻挡层,并对阻挡层蚀刻形成通孔,通过通孔对绝缘层进行离子注入,以形成屏蔽栅;步骤4、重新形成阻挡层,并对阻挡层蚀刻形成通孔,通过通孔对漂移层进行离子注入,以形成夹断区;步骤5、重新形成阻挡层,并对阻挡层蚀刻形成通孔,通过通孔对夹断区进行离子注入,以形成源区;步骤6、重新形成阻挡层,并对阻挡层蚀刻形成通孔,通过通孔对绝缘层进行离子注入,以形成栅极;步骤7、重新形成阻挡层,并对阻挡层蚀刻形成通孔,通过通孔对栅极进行淀积,形成栅极金属层;步骤8、重新形成阻挡层,并对阻挡层蚀刻形成通孔,通过通孔对源区淀积,形成源极金属层;步骤9、去除所有阻挡层,对碳化硅衬底进行淀积,形成漏极...

【专利技术属性】
技术研发人员:胡臻周海何佳吴玲琼
申请(专利权)人:泰科天润半导体科技北京有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1