一种具有沟槽栅极的晶圆的制备方法及晶圆技术

本发明专利技术公开了一种具有沟槽栅极的晶圆的制备方法，包含：步骤1，刻蚀，形成第一沟槽和第二沟槽；步骤2，填充栅极多晶硅；步骤3，在栅极多晶硅表面形成氧化层；步骤4，研磨，去除氧化层与部分多余栅极多晶硅；以及步骤5，回刻蚀，去除剩下的多余多晶硅。该制备方法通过在化学机械研磨前增加形成氧化层的步骤，减小了晶圆中心位置与边部位置的厚度差异，以获得晶圆中心位置与边部位置长度均匀的沟槽栅极。本发明专利技术同时提供一种包含使用该方法加工的沟槽栅的晶圆。晶圆。晶圆。

【技术实现步骤摘要】
一种具有沟槽栅极的晶圆的制备方法及晶圆


[0001]本专利技术涉及半导体
，特别涉及一种具有沟槽栅极的晶圆的制备方法以及包含使用该方法加工的沟槽栅极的晶圆。

技术介绍

[0002]目前基于沟槽技术的Power MOSFET(功率场效应晶体管)制程以沟槽挖入方式形成Gate(栅极)，构成Trench Gate(沟槽栅极)，以便有效增加晶圆密度并降低Ron(导通电阻)。现有技术中，Trench Gate在沟槽蚀刻完成且沟槽内壁生长氧化层后纵向形成于沟槽内，一般可通过依次填充poly(多晶硅)、poly CMP(多晶硅研磨)和etch back(回刻蚀)来限定有效沟槽。然而，由于专门设置有poly CMP slurry(多晶硅研磨液)的管路的poly CMP机台使用几率较低，工厂通常在现有的oxide CMP(氧化物研磨)机台上利用oxide CMP slurry(氧化物研磨液)执行poly CMP工序，以通过避免设置专用poly CMP slurry管路、poly CMP机台和使用相对昂贵的poly CMP slurry来降低生产成本。
[0003]然而，由于现有研磨器机台本身特性的影响，通常会导致晶圆不同位置的厚度存在差异。例如图1所示的传统研磨机台，其包含纵向轴杆1、与轴杆1连接的抛光头2、设置于抛光头2上用于固定晶圆3的夹持环4以及位于抛光头2下方的抛光台5。研磨过程中，喷头(图中未示出)向抛光台5的抛光垫上喷淋研磨液，由夹持环4夹持的晶圆3在抛光头2向下的压力下随着轴杆1而旋转、摩擦，以去除晶圆表面部分的一定高度，实现平坦化。研磨过程中，由抛光头2和夹持环4共同作用而施加在晶圆3上不同区域的向下压力有差异，导致研磨后晶圆3边部位置与中心位置研磨去除的厚度稍有不同，通常为边部位置的厚度小于中心位置的厚度，随后的回刻蚀也无法弥补这种厚度差。对于常规的oxide CMP而言，上述微小差异通常可以忽略不计。然而，由于多晶硅与氧化物的硬度及耐磨性本身存在差异，使得因研磨器机台本身特性导致的晶圆厚度差异在使用oxide CMP slurry执行poly CMP工序后尤为明显。这种显著的差异使得圆中心位置与边部位置的沟槽长度出现不同，极易对晶圆整体性能产生影响。就沟槽栅极——特别是沟槽长度较短的split gate(分裂栅极)而言，对沟槽长度的差异极其敏感，容易导致整片晶圆不同区域——特别是晶圆中心位置与边部位置性能较大的差异，平均厚度差异可达。例如，若确保晶圆中心位置做到需求的沟槽长度，则晶圆边部位置因沟槽过短而漏电风险很高，击穿电压偏低；反之，则晶圆中心位置沟槽太长，阈值电压与导通电阻都会受到影响。
[0004]因此，克服机台本身特性造成的缺陷，确保晶圆不同位置沟槽长度的均匀性成为半导体生产领域亟待解决的技术问题。

技术实现思路

[0005]为了解决现有的技术问题，本申请提供一种具有沟槽栅极的晶圆的制备方法，通过在化学机械研磨前增加形成氧化层的步骤，减小了晶圆中心位置与边部位置的厚度差异，以获得晶圆中心位置与边部位置长度均匀的沟槽栅极。本专利技术同时提供一种包含使用
该方法加工的沟槽栅的晶圆。
[0006]依据本专利技术，提供一种具有沟槽栅极的晶圆的制备方法，晶圆至少包含距中心位置第一距离的第一位置沟槽栅极和距中心位置第二距离的第二位置沟槽栅极，其中第一距离小于第二距离，制备方法包含：
[0007]步骤1，通过刻蚀形成对应于第一位置沟槽栅极和第二位置沟槽栅极的第一位置沟槽和第二位置沟槽；
[0008]步骤2，向第一位置沟槽和第二位置沟槽的内壁形成栅极氧化层内填充栅极多晶硅；
[0009]步骤3，在栅极多晶硅表面形成氧化层，其中氧化层在对应于第一位置沟槽的位置处的第一厚度小于对应于第二位置沟槽的位置处的第二厚度；
[0010]步骤4，使用氧化物研磨液对晶圆表面进行研磨，以去除氧化层和部分的第一位置沟槽和第二位置沟槽以外的多余栅极多晶硅；以及
[0011]步骤5，对晶圆表面进行回刻蚀，去除剩下的第一位置沟槽和第二位置沟槽以外的多余栅极多晶硅，以限定第一位置沟槽栅极和第二位置沟槽栅极的有效长度。
[0012]依据本专利技术的一个实施例，沟槽栅极为分裂栅极，其中步骤2包含：
[0013]步骤2a，在第一位置沟槽和第二位置沟槽的内壁形成屏蔽氧化层，并填充多晶硅；
[0014]步骤2b，对多晶硅进行研磨与回刻蚀，以去除第一位置沟槽和第二位置沟槽以外的多余多晶硅；
[0015]步骤2c，去除第一位置沟槽和第二位置沟槽内的部分的多晶硅，以形成场板多晶硅；
[0016]步骤2d，在第一位置沟槽和第二位置沟槽内的场板多晶硅表面形成隔离氧化层；以及
[0017]步骤2e，在第一位置沟槽和第二位置沟槽内的隔离氧化层上方填充栅极多晶硅。
[0018]依据本专利技术的一个实施例，第一厚度与第二厚度的差与第一距离和第二距离的差呈正比。
[0019]依据本专利技术的一个实施例，通过炉管加热在栅极多晶硅表面形成氧化层。
[0020]依据本专利技术的一个实施例，通过控制炉管温度、加热时间控制栅极多晶硅表面的氧化层的厚度，以使氧化层的边部比中心厚。
[0021]依据本专利技术的一个实施例，炉管温度为850～1000℃。
[0022]依据本专利技术的一个实施例，加热时间为45～90min。
[0023]依据本专利技术，提供一种晶圆，晶圆包含使用上述制备方法加工的沟槽栅。
[0024]由于采用以上技术方案，本专利技术与现有技术相比具有如下优点：
[0025]1.使用依据本专利技术的方法，通过在待研磨的多晶硅层上形成氧化层，并使用氧化物研磨液执行氧化层和多晶硅研磨步骤，利用氧化物的高硬度高耐磨性来弱化氧化物研磨液导致的晶圆中心位置与边部位置的厚度差异；
[0026]2.依据本专利技术的方法还可通过在多晶硅氧化过程中控制不同的工艺参数获得晶圆中心位置与边部位置之间所需的厚度差，在多晶硅氧化过程中在晶圆中心位置与边部位置形成厚度不均匀(中间薄，边部厚)的氧化层，与化学机械研磨过程中导致的晶圆中心位置与边部位置研磨去除厚度不均匀(晶圆中心位置去除少，边部位置去除多)相抵消，最终
得到晶圆中心位置与边部位置长度均匀的沟槽栅极。
[0027]鉴于以上两种机制，可在现有的oxide CMP机台上利用oxide CMP slurry执行poly CMP工序，并获得晶圆中心位置与边部位置长度均匀的沟槽栅极。不仅降低的生产成本，还有效提高了成品率。
附图说明
[0028]图1示出了传统研磨机台的示意图；
[0029]图2示出了分裂栅极的结构示意图；
[0030]图3示出了依据本专利技术的具有沟槽栅极的晶圆的制备方法的流程图；
[0031]图4示出了依据本专利技术的具有沟槽栅极的晶圆的制备方法的示意图；
[0032]图5a和图5b分别示出了采用现有方法制备的晶圆的中心位置与边部位置处的分裂栅极的扫描照片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有沟槽栅极的晶圆的制备方法，所述晶圆至少包含距中心位置第一距离的第一位置沟槽栅极和距所述中心位置第二距离的第二位置沟槽栅极，其中所述第一距离小于第二距离，其特征在于，所述制备方法包含：步骤1，通过刻蚀形成对应于所述第一位置沟槽栅极和所述第二位置沟槽栅极的第一位置沟槽和第二位置沟槽；步骤2，向所述第一位置沟槽和所述第二位置沟槽的内壁形成栅极氧化层内填充栅极多晶硅；步骤3，在所述栅极多晶硅表面形成氧化层，其中所述氧化层在对应于所述第一位置沟槽的位置处的第一厚度小于对应于所述第二位置沟槽的位置处的第二厚度；步骤4，使用氧化物研磨液对晶圆表面进行研磨，以去除所述氧化层和部分的所述第一位置沟槽和所述第二位置沟槽以外的多余栅极多晶硅；以及步骤5，对晶圆表面进行回刻蚀，去除剩下的所述第一位置沟槽和所述第二位置沟槽以外的所述多余栅极多晶硅，以限定所述第一位置沟槽栅极和所述第二位置沟槽栅极的有效长度。2.根据权利要求1所述的制备方法，其特征在于，所述沟槽栅极为分裂栅极，其中所述步骤2包含：步骤2a，在所述第一位置沟槽和所述第二位置沟槽的内壁形成屏蔽氧化层，并填充多晶硅；步骤2b，对...

【专利技术属性】
技术研发人员：吴栋华，石新欢，李慰，
申请(专利权)人：和舰芯片制造苏州股份有限公司，
类型：发明
国别省市：