非易失性存储器件和包括其的非易失性存储系统技术方案

提供了一种非易失性存储器件和包括该非易失性存储器件的非易失性存储系统。该非易失性存储器件包括：第一堆叠，其中第一导电图案和第一电介质层在第一方向上交替堆叠在基板上；第二堆叠，其中第二导电图案和第二电介质层与基板相反地在第一方向上交替堆叠在第一堆叠上；在第一方向上穿透第一堆叠的第一监测沟道结构；以及在第一方向上穿透第二堆叠并且在第一监测沟道结构上的第二监测沟道结构。第一监测沟道结构的与基板相反的顶部的宽度小于第二监测沟道结构的与第一监测沟道结构的顶部相邻的底部的宽度。顶部相邻的底部的宽度。顶部相邻的底部的宽度。

【技术实现步骤摘要】
非易失性存储器件和包括其的非易失性存储系统


[0001]本专利技术涉及非易失性存储器件和包括该非易失性存储器件的非易失性存储系统。

技术介绍

[0002]需要能够在非易失性存储系统中的高容量数据存储的非易失性存储器件。因此，正在研究可以增加非易失性存储器件的数据存储容量的选项。例如，为了增加非易失性存储器件的数据存储容量，已经提出了包括三维排列的存储单元而不是二维排列的存储单元的非易失性存储器。

技术实现思路

[0003]本专利技术的各方面提供了一种包括监测沟道结构的非易失性存储器件，该监测沟道结构可以用于有效监测形成多个层的沟道结构的未对准。
[0004]本专利技术的各方面还提供了一种包括监测沟道结构的非易失性存储系统，该监测沟道结构可以用于有效监测形成多个层的沟道结构的未对准。
[0005]根据本专利技术构思的一方面，提供了一种非易失性存储器件，该非易失性存储器件包括：第一堆叠，其中第一导电图案和第一电介质层在第一方向上交替堆叠在基板上；第二堆叠，其中第二导电图案和第二电介质层与基板相反地在第一方向上交替堆叠在第一堆叠上；在第一方向上穿透第一堆叠的第一监测沟道结构；以及在第一方向上穿透第二堆叠并且在第一监测沟道结构上的第二监测沟道结构，其中第一监测沟道结构的与基板相反的顶部的宽度小于第二监测沟道结构的与第一监测沟道结构的顶部相邻的底部的宽度。
[0006]根据本专利技术构思的一方面，提供了一种非易失性存储器件，该非易失性存储器件包括：第一堆叠，其中第一导电图案和第一电介质层在第一方向上交替堆叠；第二堆叠，其中第二导电图案和第二电介质层在第一方向上交替堆叠在第一堆叠上；第一监测沟道结构，在第一方向上穿透第一堆叠；第二监测沟道结构，在第一方向上穿透第二堆叠并且在第一监测沟道结构上；以及在第二监测沟道结构上的覆盖膜，其中第一监测沟道结构的顶部的宽度小于第二监测沟道结构的与覆盖膜相反的底部的宽度，第一监测沟道结构和第二监测沟道结构包括沿第一监测沟道结构的侧壁和第二监测沟道结构的侧壁顺序堆叠的数据存储层、沟道层和掩埋绝缘层。
[0007]根据本专利技术构思的一方面，提供了一种非易失性存储系统，该非易失性存储系统包括非易失性存储器件以及控制器，该非易失性存储器件包括：第一堆叠，其中第一导电图案和第一电介质层在第一方向上交替堆叠在基板上；第二堆叠，其中第二导电图案和第二电介质层与基板相反地在第一方向上交替堆叠在第一堆叠上；在第一方向上穿透第一堆叠的第一监测沟道结构；在第一方向上穿透第二堆叠并且在第一监测沟道结构上的第二监测沟道结构，第一监测沟道结构的与基板相反的顶部的宽度小于第二监测沟道结构的与第一监测沟道结构的顶部相邻的底部的宽度；外围电路，包括解码器、页缓冲器和逻辑电路；以及电连接到外围电路的I/O焊盘，该控制器通过I/O焊盘电连接到非易失性存储器件并且被
配置为控制非易失性存储器件。
附图说明
[0008]图1是用于说明根据一些实施方式的非易失性存储器件的示例图，图2是用于说明在形成非易失性存储器件的过程中发生多个层的未对准的示例中间阶段图。
[0009]图3是当从上方观察时图2的A
‑
A'截面的示例俯视图。
[0010]图4是在形成过程中的示例中间阶段图，用于说明根据一些实施方式的监测沟道结构。
[0011]图5是当从上方观察时图4的B
‑
B'截面的示例俯视图。
[0012]图6是在形成过程中的示例中间阶段图，用于说明根据一些实施方式的通过监测沟道结构监测未对准的操作。
[0013]图7是当从上方观察时图6的C
‑
C'截面的示例俯视图。
[0014]图8是用于说明根据一些实施方式的另一非易失性存储器件的示例图。
[0015]图9、图10、图11、图12、图13和图14是用于说明根据一些实施方式的制造监测沟道结构的工艺操作的示例中间阶段图。
[0016]图15和图16是图14的区域CSLR的示例放大图。
[0017]图17、图18、图19和图20是用于说明根据一些实施方式的非易失性存储器件的示例俯视图。
[0018]图21是用于说明根据一些实施方式的包括非易失性存储器件的电子系统的示例图。
[0019]图22是用于说明包括根据一些实施方式的非易失性存储器件的电子系统的示例透视图。
[0020]图23、图24和图25是沿图22的I
‑
I'截取的示例截面图。
具体实施方式
[0021]图1是用于说明根据一些实施方式的非易失性存储器件的示例图。为了易于说明，这里可以使用诸如“在
……
之下”、“在
……
下面”、“下”、“底部”、在
……
下方”、“在
……
之上”、“上”、“顶部”等的空间关系术语来描述如图中所示的一个元件或特征的与另一元件或特征的关系。将理解，除了图中描绘的取向之外，空间关系术语旨在涵盖装置在使用或操作中的不同取向。例如，当图中的装置可以被翻转时，被描述为在另外的元件或特征“下面”或“之下”或“下方”的元件则将取向在所述另外的元件或特征“之上”。因此，示例术语“在
……
下面”和“在
……
下方”可以涵盖之上和之下两种取向。装置可以被另外取向，例如，旋转90度或处于其它取向，在这里使用的空间关系描述语应被相应地解释。
[0022]参照图1，根据一些实施方式的非易失性存储器件1000可以具有C2C(芯片到芯片)结构。C2C结构可以意指这样的结构，其中包括单元区CELL的上芯片被制造在第一晶片上，并且包括外围电路区PERI的下芯片被制造在不同于第一晶片的第二晶片上，然后，上芯片和下芯片通过接合方式或技术彼此连接。作为示例，接合方式或技术可以指将形成在上芯片的最上面的金属层上的接合金属和形成在下芯片的最上面的金属层上的接合金属彼此电连接的方式。例如，当接合金属由铜(Cu)形成时，接合方式可以为Cu
‑
Cu接合方式，接合金
属也可以由铝或钨形成。在下文中，如果没有特别说明，所描述的取向例如“在
……
上”、“在
……
下”、“最上面”、“最下面”等相对关系术语是参照图1描述的。
[0023]非易失性存储器件1000的外围电路区PERI和单元区CELL中的每个可以包括外部焊盘接合区PA、字线接合区WLBA和位线接合区BLBA。
[0024]外围电路区PERI可以包括第一基板1210，形成在第一基板1210上的层间绝缘层1215，多个电路元件1220a、1220b和1220c，连接到多个电路元件1220a、1220b和1220c中的每个的第一金属层1230a、1230b和1230c，以及形成在第一金属层1230a、1230b和1230c上的第二金属层1240a、1240b和1240c。术语“第一”、“第二”等可以在这里仅用于将一个元件与另一元件区分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器件，包括：第一堆叠，包括在第一方向上交替堆叠在基板上的第一导电图案和第一电介质层；第二堆叠，包括与所述基板相反地在所述第一方向上交替堆叠在所述第一堆叠上的第二导电图案和第二电介质层；第一监测沟道结构，在所述第一方向上穿透所述第一堆叠；以及第二监测沟道结构，在所述第一方向上穿透所述第二堆叠并且在所述第一监测沟道结构上，其中所述第一监测沟道结构的与所述基板相反的顶部的宽度小于所述第二监测沟道结构的与所述第一监测沟道结构的所述顶部相邻的底部的宽度。2.如权利要求1所述的非易失性存储器件，进一步包括：覆盖膜，在所述第二监测沟道结构上与所述第二监测沟道结构的所述底部相反，其中所述覆盖膜的底部具有弯曲形状。3.如权利要求1所述的非易失性存储器件，进一步包括：第一沟道结构，在所述第一方向上穿透所述第一堆叠；以及第二沟道结构，在所述第一方向上穿透所述第二堆叠并且在所述第一沟道结构上，其中所述第一沟道结构的与所述基板相反的顶部的宽度大于所述第二沟道结构的与所述第一沟道结构的所述顶部相邻的底部的宽度。4.如权利要求1所述的非易失性存储器件，其中所述第一监测沟道结构的所述顶部的所述宽度小于所述第二监测沟道结构的最窄宽度。5.如权利要求1所述的非易失性存储器件，进一步包括：第一沟道结构，在所述第一方向上穿透所述第一堆叠；以及第二沟道结构，在所述第一方向上穿透所述第二堆叠并且位于所述第一沟道结构上，其中所述第一沟道结构的与所述基板相反的顶部的宽度和所述第二沟道结构的与所述第一沟道结构的所述顶部相反的顶部的宽度相同。6.如权利要求1所述的非易失性存储器件，进一步包括：在所述第一方向上穿透所述第一堆叠和所述第二堆叠的沟道结构，其中所述沟道结构被配置为存储数据，并且所述第一监测沟道结构和所述第二监测沟道结构不被配置为存储数据。7.如权利要求1所述的非易失性存储器件，其中所述第一监测沟道结构和所述第二监测沟道结构被配置为存储数据。8.一种非易失性存储器件，包括：第一堆叠，包括在第一方向上交替堆叠的第一导电图案和第一电介质层；第二堆叠，包括在所述第一方向上交替堆叠在所述第一堆叠上的第二导电图案和第二电介质层；第一监测沟道结构，在所述第一方向上穿透所述第一堆叠；第二监测沟道结构，在所述第一方向上穿透所述第二堆叠并且在所述第一监测沟道结构上；以及在所述第二监测沟道结构上的覆盖膜，其中所述第一监测沟道结构的顶部的宽度小于所述第二监测沟道结构的与所述覆盖
膜相反的底部的宽度，所述第一监测沟道结构和所述第二监测沟道结构包括沿所述第一监测沟道结构的侧壁和所述第二监测沟道结构的侧壁顺序堆叠的数据存储层、沟道层和掩埋绝缘层。9.如权利要求8所述的非易失性存储器件，其中所述覆盖膜的底部与所述掩埋绝缘层相邻并且具有弯曲形状。10.如权利要求8所述的非易失性存储器件，进一步包括：第一沟道结构，在所述第一方向上穿透所述第一堆叠；以及第二沟道结构，在所述第一方向上穿透所述第二堆叠并且在所述第一沟道结构上，其中所述第一沟道结构的与...

【专利技术属性】
技术研发人员：李呈焕，林珍洙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：