【技术实现步骤摘要】
一种半导体测试结构及其形成方法
[0001]本申请涉及半导体
，涉及但不限于一种半导体测试结构及其形成方法。
技术介绍
[0002]相关技术中，为了在有限的测试元件组(Test Element Group，TEG)空间中放入更多不同尺寸、不同性能的器件，需要通过共用焊盘来节省所使用的焊盘数量和空间的利用率，例如同一条划片线(scrap line)上多个有源器件金属氧化物半导体(Metal Oxide Semiconductor，MOS)管的源极、栅极和衬底通过第一金属层引出并分别从划片线的上方或下方连接到不同位置的共用焊盘上，多个MOS管的漏极分别连接对应的多个焊盘，以此节省所使用的焊盘数量。但由于设计规则(Design Rule，DR)的限制，现有划片线的宽度越来越窄，上下可供第一金属层走线的空间有限，只能分别允许一条第一金属层布局，导致每一MOS管的衬底无法通过第一金属层连接第一公共焊盘。
[0003]一种方式是将阱区与多个MOS管的衬底电性相连接，使衬底电流可以通过阱区引出，但是在这种情况下，由于阱区直接...
【技术保护点】
【技术特征摘要】
1.一种半导体测试结构的形成方法，其特征在于，所述方法包括：提供半导体衬底，所述半导体衬底包括多个间隔排布的有源区；在所述半导体衬底中形成与所述有源区之间具有预设距离的第一导电连线；所述第一导电连线连接在每一所述有源区上形成的有源器件的衬底；形成着陆于所述第一导电连线上的多个第一接触孔；形成位于每一所述第一接触孔顶部的第一金属层，得到所述半导体测试结构；其中，所述第一金属层与第一公共焊盘电连接，所述第一公共焊盘用于对所述半导体测试结构进行电性能测试。2.根据权利要求1所述的方法，其特征在于，所述形成着陆于所述第一导电连线上的多个第一接触孔，包括：在所述第一导电连线的表面形成介质层；刻蚀所述介质层，形成着陆于所述第一导电连线上的多个垂直通孔；在每一所述垂直通孔中填充导电材料，形成所述多个第一接触孔。3.根据权利要求1所述的方法，其特征在于，所述第一导电连线包括第一引出端和多个第二引出端，所述第一引出端，用于连接所述第一公共焊盘，每一所述第二引出端用于连接在每一所述有源区上形成的有源器件的衬底；所述形成着陆于所述第一导电连线上的多个第一接触孔，包括：形成着陆于所述第一引出端上的至少一个第一接触孔，和，形成着陆于每一所述第二引出端上的至少一个第一接触孔。4.根据权利要求3所述的方法，其特征在于，所述方法还包括：形成着陆于每一所述有源器件的衬底上的至少一个第二接触孔；对应地，所述形成位于每一所述第一接触孔顶部的第一金属层，得到所述半导体测试结构，包括：形成位于每一所述第一接触孔顶部和每一所述第二接触孔顶部的第一金属层，得到所述半导体测试结构。5.根据权利要求4所述的方法，其特征在于，所述形成位于每一所述第一接触孔顶部和每一所述第二接触孔顶部的第一金属层，得到所述半导体测试结构，包括：形成位于每一所述第一接触孔顶部和每一所述第二接触孔顶部的第一金属层后，在每一所述第二引出端上的至少一个第一接触孔与对应的有源器件的衬底上的至少一个第二接触孔之间，形成第二导电连线，得到所述半导体测试结构。6.根据权利要求5所述的方法，其特征在于，所述形成位于每一所述第一接触孔顶部和每一所述第二接触孔顶部的第一金属层，得到所述半导体测试结构，还包括：在所述第一引出端上的至少一个第一接触孔与所述第一公共焊盘之间，形成第三导电连线。7.根据权利要求1至6任一项所述的方法，其特征在于，所述方法还包括：在每一所述有源区形成一有源器件；在每一所述有源器件的每一第三引出端与对应的连接焊盘之间形成第四导电连线。8.根据权利要求7所述的方法，其特征在于，以下至少之一导电连线包括至少两条金属连线：
所述第二导电连线、所述第三导电连线和第四导电连线。9.根据权利要求8所述的方法，其特征在于，所述连接焊盘包括第二公共焊盘，所述第四导电连线为所述有源器件的栅极与第二公共焊盘之间的导电连线的情况下，所述第四导电连线包括至少两条金属连线；其中，所述第二公共...
【专利技术属性】
技术研发人员：王翔宇，陈海波，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。