半导体结构的形成方法技术

一种半导体的结构的形成方法，方法包括：提供基底，基底包括第一介电层以及位于第一介电层中的第一导电层，基底的顶部形成有第二介电层，第一导电层侧部的第二介电层的顶部形成有硬掩膜层，硬掩膜层露出位于第一导电层顶部的第二介电层；以硬掩膜层为掩膜，去除第一导电层顶部的部分厚度的第二介电层，在第二介电层中形成第一开口；以第一开口底部的剩余第二介电层作为掩膜，去除硬掩膜层；去除第一开口底部的剩余第二介电层，在剩余厚度的第二介电层中形成露出第一导电层顶面的第二开口，第二开口顶部和第一开口底部相连通；在第一开口和第二开口中形成第二导电层。本发明专利技术降低在第一开口和第二开口中形成的第二导电层产生空洞缺陷的概率。缺陷的概率。缺陷的概率。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
[0003]为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂层表面的源漏接触孔插塞，用于实现源漏掺杂层与外部电路的连接。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构的形成方法，有利于进一步提高半导体结构的性能。
[0005]为解决上述问题，本专利技术实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一介电层以及位于所述第一介电层中的第一导电层，所述基底的顶部形成有第二介电层，所述第一导电层侧部的所述第二介电层的顶部形成有硬掩膜层，所述硬掩膜层露出位于所述第一导电层顶部的第二介电层；以所述硬掩膜层为掩膜，去除所述第一导电层顶部的部分厚度的第二介电层，在所述第二介电层中形成第一开口；以所述第一开口底部的剩余所述第二介电层作为掩膜，去除所述硬掩膜层；去除所述硬掩膜层后，去除所述第一开口底部的剩余所述第二介电层，在剩余厚度的所述第二介电层中形成露出所述第一导电层顶面的第二开口，所述第二开口顶部和第一开口底部相连通；在所述第一开口和第二开口中形成第二导电层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一开口底部的剩余所述第二介电层的步骤包括：对所述第一开口底部的剩余所述第二介电层、以及所述第一开口外侧的所述第二介电层进行无掩膜刻蚀，露出所述第一导电层顶面。3.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述第二介电层的厚度为500纳米至2000纳米。4.如权利要求1或2所述的半导体结构的形成方法，其特征在于，在所述第二介电层中形成第一开口的步骤中，所述第一开口底部的剩余所述第二介电层的厚度为80埃米至200埃米。5.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述硬掩膜层的工艺包括湿法刻蚀工艺。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺采用的溶液包括H2O2。7.如权利要求6所述的半导体结构的形成方法，其特征...

【专利技术属性】
技术研发人员：吴轶超，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：