存储器系统以及控制方法技术方案

本发明专利技术的一实施方式要解决的课题是提供一种存储器系统以及控制方法，能够高效地利用非易失性存储器所含的各个块。控制器构建多个块组。多个块组至少包含使用第一类型块组构成的第一块组、和使用第二类型块组构成的第二块组。第一类型块组包含通过从多个的裸片或者平面中分别选择一个以上的数量相同的非不良块而得的多个非不良块。第二类型块组包含与第一类型块组所含的非不良块相同数量的非不良块。第二类型块组所含的每一个裸片或者每一个平面的非不良块的数量在多个的裸片或者平面之间不同。间不同。间不同。

【技术实现步骤摘要】
存储器系统以及控制方法
[0001]相关申请
[0002]本申请以第2021
‑
102382号日本专利申请(申请日：2021年6月21日)为基础并对其主张优先权。本申请通过引用该基础申请而包含基础申请的全部内容。


[0003]本专利技术的实施方式涉及具备非易失性存储器的存储器系统以及控制非易失性存储器的技术。

技术介绍

[0004]近年来，具备非易失性存储器的存储器系统已广泛普及。作为这种存储器系统的一种，已知有具备NAND型闪存的固态驱动器(SSD)。
[0005]在如SSD那样的存储器系统中，存在分别从不同的裸片(die)选择的多个块(多个物理块)被用作数据的写入或者读出用的访问单位的情况。在该情况下，当在存储器系统搭载的裸片之间的不良块数的偏差较大时，有时尽管属于并非不良的非不良块，但实际上不被利用的块的数量增加。
[0006]因而，在存储器系统中，需要实现能够高效地利用非易失性存储器所含的各个块的新技术。

技术实现思路

[0007]本专利技术的一实施方式要解决的课题是提供一种存储器系统以及控制方法，能够高效地利用非易失性存储器所含的各个块。
[0008]根据一实施方式，能够连接主机的存储器系统具备：非易失性存储器，包含能够并列动作的多个裸片或者能够并列动作的多个平面；控制器，构成为被电连接于所述非易失性存储器，并控制所述非易失性存储器。所述多个裸片或者所述多个平面分别包含多个块。所述多个块分别是数据删除动作的单位。所述控制器由所述多个裸片或者所述多个平面构建分别包含多个块的多个块组。所述控制器响应从所述主机接收到用于向所述多个块组中的一个块组写入数据的写入指令，向所述一个块组写入与所述接收到的写入指令建立了关联的数据。所述多个块组至少包含使用第一类型块组构成的第一块组、和使用第二类型块组构成的第二块组。所述第一类型块组包含通过从所述多个裸片或者所述多个平面中分别选择一个以上的数量相同的非不良块而得的多个非不良块。所述第二类型块组包含从所述多个裸片或者所述多个平面中选择的、与所述第一类型块组所含的所述多个非不良块相同数量的多个非不良块，并且所述第二类型块组所含的每一个裸片或者每一个平面的非不良块的数量在所述多个裸片或者所述多个平面之间不同。
附图说明
[0009]图1是表示有关实施方式的包含存储器系统与主机的信息处理系统的构成例的框
图。
[0010]图2是表示在有关实施方式的存储器系统中使用的多个沟道与多个NAND型闪存裸片的关系的例子的框图。
[0011]图3是表示在有关实施方式的存储器系统中使用的多个沟道与多个NAND型闪存裸片的关系的另一例的框图。
[0012]图4是表示根据NVMe标准规定的分区命名空间的构成例的图。
[0013]图5是表示在有关实施方式的存储器系统中执行的写入指示器的更新动作的图。
[0014]图6是表示在有关实施方式的存储器系统中管理的多个块组的第一构成例的图。
[0015]图7是表示在有关实施方式的存储器系统中管理的多个块组的第二构成例的图。
[0016]图8是表示在有关实施方式的存储器系统中管理的多个块组的第三构成例的图。
[0017]图9是表示在有关实施方式的存储器系统中管理的多个块组的第四构成例的图。
[0018]图10是表示在有关实施方式的存储器系统中管理的多个块组的第五构成例的图。
[0019]图11是表示在不良块的数量最少的平面与不良块的数量最多平面之间的不良块的数量差为1以内的情况下，在有关实施方式的存储器系统中构建的多个块组的例子，以及在不良块的数量差为2以上的情况下，在有关实施方式的存储器系统中构建的多个块组的例子的图。
[0020]图12是表示在有关实施方式的存储器系统中执行的写入动作的次序与读出动作的次序的例子的框图。
[0021]图13是表示在有关实施方式的存储器系统中执行的块组构建动作的顺序的流程图。
[0022]图14是表示在有关实施方式的存储器系统中执行的块组分配动作的顺序的流程图。
[0023]图15是表示在有关实施方式的存储器系统中执行的访问速度通知动作的顺序的流程图。
[0024]图16是表示在有关实施方式的存储器系统中执行的数据写入动作的顺序的流程图。
[0025]图17是表示在有关实施方式的存储器系统中执行的数据读出动作的顺序的流程图。
[0026]标号说明
[0027]2…
主机；3
…
SSD；4
…
控制器；5
…
NAND型闪存；21
…
闪存管理部；SB0～SB7
…
超级块(块组)。
具体实施方式
[0028]下面，参照附图对实施方式进行说明。
[0029]首先，对有关实施方式的包含存储器系统的信息处理系统的构成例进行说明。图1是表示有关实施方式的包含存储器系统与主机的信息处理系统1的构成例的框图。以下，设想存储器系统作为包含NAND型闪存的固态驱动器(SSD)3来实现的情况。
[0030]信息处理系统1包含主机(主机器件)2和SSD3。SSD3是以向非易失性存储器写入数据、并从非易失性存储器读出数据的方式构成的半导体存储器件。SSD3经由线缆或者网络
被连接于主机2。或者，SSD3也可以被内置于主机2中。作为连接主机2与SSD3用的逻辑接口的标准，例如能够使用NVM Express
TM
(NVMe
TM
标准)。
[0031]主机2包含处理器101和存储器102。处理器101是以控制主机2内的各部分的动作的方式构成的CPU(Central Processing Unit，中央处理单元)。
[0032]处理器101执行从SSD3或者主机2内的其他存储器件安装于存储器102的软件(主机软件)。在主机软件中包含操作系统、文件系统、器件驱动器、应用程序程序等。
[0033]存储器102是被设于主机2的主存储器。存储器102例如通过如DRAM(Dynamic Random Access Memory，动态随机存取存储器)那样的随机存取存储器来实现。
[0034]存储器102的存储区域的一部分被用于储存一个以上的子任务队列/完成队列对(SQ/CQ对)。各SQ/CQ对包含一个以上的子任务队列(SQ)、和与该一个以上的子任务队列(SQ)建立了关联的完成队列(CQ)。
[0035]子任务队列(SQ)是为了向SSD3发行指令而使用的队列。完成队列(CQ)是为了从SSD3接收表示指令完成的应答而使用的队列。
[0036]主机2经由各SQ/CQ对所含的一个以上的子任务队列(SQ)向SSD3发送各种指令。
[0037]SSD3具备控制器4和非易失性存储器(例如NAND型闪存5)。SSD3也可以具备随机存取存储器，例如DRAM6。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种能够连接于主机的存储器系统，其特征在于，具备：非易失性存储器，包含能够并列动作的多个裸片或者能够并列动作的多个平面，所述多个裸片或者所述多个平面分别包含多个块，所述多个块分别是数据删除动作的单位；以及控制器，构成为被电连接于所述非易失性存储器，并控制所述非易失性存储器，所述控制器由所述多个裸片或者所述多个平面构建分别包含多个块的多个块组，所述控制器构成为响应从所述主机接收到用于向所述多个块组中的一个块组写入数据的写入指令，向所述一个块组写入与接收到的所述写入指令建立了关联的数据，所述多个块组至少包含使用第一类型块组构成的第一块组和使用第二类型块组构成的第二块组，所述第一类型块组包含通过从所述多个裸片或者所述多个平面中分别选择一个以上的数量相同的非不良块而得的多个非不良块，所述第二类型块组包含从所述多个裸片或者所述多个平面中选择的、与所述第一类型块组所含的所述多个非不良块相同数量的多个非不良块，并且所述第二类型块组所含的每一个裸片或者每一个平面的非不良块的数量在所述多个裸片或者所述多个平面之间不同。2.根据权利要求1所述的存储器系统，其特征在于，所述第二类型块组所含的每一个裸片或者每一个平面的非不良块的最大数量、与所述第二类型块组所含的每一个裸片或者每一个平面的非不良块的最小数量之间的差值为2以上。3.根据权利要求1所述的存储器系统，其特征在于，所述第二类型块组包含从所述多个裸片或者所述多个平面中不良块的数量最少的第一裸片或者第一平面中选择的两个以上的非不良块，并且不包含所述多个裸片或者所述多个平面中不良块的数量最多的第二裸片或者第二平面内的非不良块。4.根据权利要求1所述的存储器系统，其特征在于，所述控制器构成为，在所述多个裸片或者所述多个平面中不良块的数量最少的第一裸片或者第一平面所含的不良块的数量、与所述多个裸片或者所述多个平面中不良块的数量最多的第二裸片或者第二平面所含的不良块的数量之间的差值为2以上的情况下，使用所述第一类型块组和所述第二类型块组构建所述多个块组，在所述第一裸片或者所述第一平面所含的所述不良块的数量与所述第二裸片或者所述第二平面所含的所述不良块的数量之间的差值为1以下的情况下，仅使用所述第一类型块组构建所述多个块组。5.根据权利要求1所述的存储器系统，其特征在于，所述控制器构成为，对分别被分配了多个逻辑地址范围的多个区域中的各个区域，分配所述多个块组中的一个块组作为物理存储区域，所述多个逻辑地址范围是通过对访问所述存储器系统用的逻辑地址空间进行分割而得的，响应从所述主机接收到包含指定所述多个区域中的第一区域用的参数的第一写入指令，向分配到所述第一区域的块组写入与所述第一写入指令建立了关联的数据。
6.根据权利要求1所述的存储器系统，其特征在于，所述控制器构成为，从所述主机接收第一指令，该第一指令用于将所述多个块组中的一个块组作为能够用于数据的写入的开放状态的物理存储区域进行分配，并且包含表示是否允许具有比第一访问速度慢的第二访问速度的块组的分配的第一参数，在接收到的所述第一指令的所述第一参数表示允许具有所述第二访问速度的块组的分配的情况下，将由所述第二类型块组构成的一个块组作为所述开放状态的物理存储区域进行分配，在所述第一指令的所述第一参数表示不允许具有所述第二访问速度的块组的分配的情况下，将由所述第一类型块组构成的一个块组作为所述开放状态的物理存储区域进行分配。7.根据权利要求1所述的存储器系统，其特征在于，所述控制器构成为根据来自所述主机的请求，将所述多个块组各自的访问速度通知所述主机，关于所述多个块组中由所述第一类型块组构成的各个块组，向所述主机通知表示第一访问速度的信息，关于所述多个块组中由所述第二类型块组构成的各个块组，向所述主机通知表示比所述第一访问速度慢的第二访问速度的信息。8.一种能够连接于主机的存储器系统，其特征在于，具备：非易失性存储器，包含能够并列动作的多个裸片或者能够并列动作的多个平面，所述多个裸片或者所述多个平面分别包含多个块，所述多个块分别是数据删除动作的单...

【专利技术属性】
技术研发人员：菅野伸一，江坂直纪，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：