用于芯片粒精细线路的载板结构、封装结构及其制备方法技术

本发明专利技术公开一种适用于芯片粒精细线路的载板结构的制备方法及载板结构，方法包括在临时载板上制备临时键合层，并在临时键合层上制备管脚互连层；在管脚互连层之上制备至少一层精细线路互连层；在至少一层精细线路互连层之上制备芯核层，芯核层中形成有与至少一层精细线路互连层和/或管脚互连层互连的第二电气导通结构；在芯核层之上制备至少一层与精细线路互连层连接的内增层；对临时键合层进行解键合，得到包括有管脚互连层、至少一层精细线路互连层、芯核层、和至少一层内增层的载板结构。本发明专利技术实施例提供的方案能够在载板结构上制备精细线路，且能保证精细线路互连线的良率，因而还相应提高了精细线路、载板结构和封装结构的可制造性。构的可制造性。构的可制造性。

【技术实现步骤摘要】
用于芯片粒精细线路的载板结构、封装结构及其制备方法


[0001]本专利技术涉及集成电路封装
，尤其涉及一种适用于芯片粒精细线路的载板结构及其制备方法，和一种精细线路芯片粒封装结构及其制备方法。

技术介绍

[0002]在半导体芯片制造中，集成电路封装是芯片制造的后期处理工艺，在该工艺中，往往需要将一个或多个集成电路芯片（chip）/裸片（die）接合至封装载板上，该封装载板能够为接合至其上的一个或多个集成电路芯片/裸片提供电接触，从而使得该一个或多个集成电路芯片/裸片能够实现与一个或多个外部设备的连接。截止目前，现有技术中发展出的封装方式有多种，而2.5D封装因能够有效减少封装体的尺寸和/或提高封装体的集成度，目前已发展成为一种主流的面向诸如云计算、高速网络、图像处理、自动驾驶等高端应用领域的先进封装技术，其中，“2.5D”是指将多个芯片/芯粒集成到同一个封装体的封装技术。
[0003]在2.5D封装技术中，主要的封装形式包括转接板封装、埋入式硅桥封装、以及无转接板封装等。其中，无转接板封装通过高密度RDL实现对一个或多个集成电路芯片（chip）/裸片（die）的互连，其因成本相对较低，得到的封装体厚度较薄得到广泛关注，但要实现高效的无转接板封装，尚存在几项主要的技术难点亟待突破：其一是精细线路的制备；其二是封装载板的翘曲控制；其三是转移过程中的机械强度控制。

技术实现思路

[0004]本专利技术实施例提供一种无转接板封装方案，以解决目前无转接板封装技术中存在的至少一个技术难点。
[0005]第一方面，本专利技术实施例提供一种适用于芯片粒精细线路的载板结构的制备方法，所述方法包括：在临时载板上制备临时键合层，并在所述临时键合层上制备管脚互连层；在所述管脚互连层之上制备至少一层精细线路互连层；在所述至少一层精细线路互连层之上制备芯核层，其中，所述芯核层中形成有与所述至少一层精细线路互连层和/或管脚互连层互连的第二电气导通结构；在所述芯核层之上制备至少一层与精细线路互连层连接的内增层，其中，最外层的内增层中形成有BGA开口；对所述临时键合层进行解键合，得到包括有所述管脚互连层、至少一层精细线路互连层、芯核层、和至少一层内增层的载板结构。
[0006]第二方面，本专利技术实施例提供一种精细线路芯片粒封装结构的制备方法，所述方法包括：利用本专利技术实施例第一方面所述的方法制备得到包括有管脚互连层、至少一层精细线路互连层、芯核层、和至少一层内增层的载板结构；将所需数量的芯片连接至所述载板结构的管脚互连层；
在所述芯片上制备塑封保护层；在所述载板结构的内增层的BGA开口处制备BGA球。
[0007]第三方面，本专利技术实施例提供了一种适用于芯片粒精细线路的载板结构，所述载板结构包括：管脚互连层；设于所述管脚互连层的第一侧面的至少一层精细线路互连层；设于所述至少一层精细线路互连层的远离管脚互连层的侧面的芯核层，其中，所述芯核层中形成有第二电气导通结构，所述芯核层通过所述第二电气导通结构与所述至少一层精细线路互连层和/或管脚互连层互连；设于所述芯核层的远离所述至少一层精细线路互连层的侧面的至少一层内增层，其中，所述至少一层内增层经由所述第二电气导通结构与精细线路互连层连接，最外层的内增层中形成有BGA开口。
[0008]第四方面，本专利技术实施例提供了一种精细线路芯片粒封装结构，所述封装结构包括：管脚互连层；设于所述管脚互连层的第一侧面的至少一层精细线路互连层；设于所述至少一层精细线路互连层的远离管脚互连层的侧面的芯核层，其中，所述芯核层中形成有第二电气导通结构，所述芯核层通过所述第二电气导通结构与所述至少一层精细线路互连层和/或管脚互连层互连；设于所述芯核层的远离所述至少一层精细线路互连层的侧面的至少一层内增层，其中，所述至少一层内增层经由所述第二电气导通结构与精细线路互连层连接，最外层的内增层中形成有BGA开口；接合至所述管脚互连层的第二侧面的至少一个芯片；设置在所述芯片上的塑封保护层；设置在所述BGA开口处的BGA球。
[0009]第五方面，本专利技术实施例提供了一种由本专利技术实施例第一方面所述的方法制得的载板结构。
[0010]第六方面，本专利技术实施例提供了一种由本专利技术实施例第二方面所述的方法制得的精细线路芯片粒封装结构。
[0011]本专利技术实施例的有益效果在于：本专利技术实施例提供的方案能够在载板结构和封装结构中制备出精细线路，并且本专利技术实施例的方案通过先在临时载板上制备所有的精细线路结构，使得本专利技术中的精细线路互连线是在光滑的硬基底上制作而成的，由此保证了精细线路互连线的良率，提高了精细线路结构的可制造性，且这种方式还使得精细线路的线宽线距能够制作的尽可能小，由此以实现更高密度的RDL，提高制备出的封装结构的集成度和集成效率；此外，本专利技术实施例的方案还通过先在精细线路互连层之上制备芯核层，然后再对精细线路结构进行转移，实现了对精细线路结构转移过程中的机械强度的控制，使得精细线路结构转移过程中的机械强度能够被精确掌握，因而还相应提高了载板结构和封装结构的可靠性和可制造性；另外，本专利技术实施例提供的方案采用临时键合的方式制备载板结构，避免了载板结构中的翘曲现象。
附图说明
[0012]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0013]图1示意性地显示了本专利技术一实施方式的适用于芯片粒精细线路的载板结构的垂直截面剖视图；图2示意性地显示了本专利技术一实施方式的适用于芯片粒精细线路的载板结构的制备方法流程图；图3示意性地显示了本专利技术一实施方式的在临时键合层上制备管脚互连层后得到的载板结构的垂直截面剖视图；图4示意性地示出了本专利技术另一实施方式的在临时键合层上制备管脚互连层后得到的载板结构的垂直截面剖视图；图5示意性地示出了本专利技术一实施方式的在管脚互连层上制备精细线路互连层后得到的载板结构的垂直截面剖视图；图6示意性地示出了本专利技术另一实施方式的在管脚互连层上制备精细线路互连层后得到的载板结构的垂直截面剖视图；图7示意性地示出了本专利技术一实施方式的在精细线路互连层上制备芯核层后得到的载板结构的垂直截面剖视图；图8示意性地示出了本专利技术一实施方式的图2中的操作S23的实现方法流程图；图9示意性地显示了本专利技术一实施方式的在精细线路互连层上制备芯核层的支撑基底后得到的载板结构的垂直截面剖视图；图10示意性地示出了本专利技术一实施方式的在支撑基底上制备塑通孔后得到的载板结构的垂直截面剖视图；图11示意性地示出了本专利技术一实施方式的在芯核层上制备内增层后得到的载板结构的垂直截面剖视图；图12示意性地展示了本专利技术另一实施方式的在芯核层上制备内增层后得到的载板结构的垂直截面剖视图；图13示意性地展示了本专利技术又一实施方式的适用于芯片粒精细线路的载板结构的制备方法流程图；图14示意性地展示了本专利技术一实施方式的精细线路芯片粒封装结构的垂直本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于芯片粒精细线路的载板结构的制备方法，其特征在于，所述制备方法包括：在临时载板上制备临时键合层，并在所述临时键合层上制备管脚互连层；在所述管脚互连层之上制备至少一层精细线路互连层；在所述至少一层精细线路互连层之上制备芯核层，其中，所述芯核层中形成有与所述至少一层精细线路互连层和/或管脚互连层互连的第二电气导通结构；在所述芯核层之上制备至少一层与精细线路互连层连接的内增层，其中，最外层的内增层中形成有BGA开口；对所述临时键合层进行解键合，得到包括有所述管脚互连层、至少一层精细线路互连层、芯核层、和至少一层内增层的载板结构；或者所述制备方法包括：在临时载板上制备临时键合层，并在所述临时键合层上制备管脚互连层；在所述管脚互连层之上制备至少一层精细线路互连层；在所述至少一层精细线路互连层之上制备芯核层，其中，所述芯核层中形成有与所述至少一层精细线路互连层和/或管脚互连层互连的第二电气导通结构；在所述芯核层之上制备至少一层与精细线路互连层连接的内增层，其中，最外层的内增层中形成有BGA开口；对所述临时键合层进行解键合，得到包括有所述管脚互连层、至少一层精细线路互连层、芯核层、和至少一层内增层的载板结构；对解键合后得到的载板结构进行表面清洁，并将载板结构上的所有外露金属进行镀金处理。2.根据权利要求1所述的方法，其特征在于，所述管脚互连层包括第一绝缘材料和至少一条第一内部互连线路，其中，每条第一内部互连线路的线宽均在2
‑
200μm之间，任意两条相邻的第一内部互连线路之间的线距均在2
‑
200μm之间。3.根据权利要求1所述的方法，其特征在于，每层精细线路互连层均包括第二绝缘材料和至少一条第二内部互连线路，其中，每条第二内部互连线路的线宽均在0.1
‑
10μm之间，任意两条相邻的第二内部互连线路之间的线距也均在0.1
‑
10μm之间。4.根据权利要求3所述的方法，其特征在于，所述芯核层包括由第三绝缘材料制得的支撑基底，每层内增层均包括第四绝缘材料；所述第三绝缘材料选用热膨胀系数与精细线...

【专利技术属性】
技术研发人员：凌云志，燕英强，向迅，胡川，赵维，陈志涛，
申请(专利权)人：广东省科学院半导体研究所，
类型：发明
国别省市：