半导体结构及其制造方法技术

本发明专利技术实施例涉及半导体结构及其制造方法。根据本发明专利技术的一些实施例，一种半导体结构包含衬底、至少一个电介质层及电容器结构。所述至少一个电介质层经放置于所述衬底上方，且所述至少一个电介质层包含步阶边缘轮廓。所述电容器结构经放置于所述衬底上方。所述电容器结构包含底部电极、电容器电介质层及顶部电极。所述底部电极覆盖所述至少一个电介质层的所述步阶边缘轮廓且具有基本上保形于所述至少一个电介质层的所述步阶边缘轮廓的第一步阶轮廓。所述电容器电介质层覆盖所述底部电极且具有基本上保形于所述第一步阶轮廓的第二步阶轮廓。所述顶部电极覆盖所述电容器电介质层。层。层。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本专利技术实施例涉及半导体结构及其制造方法。

技术介绍

[0002]近年来，集成电路中的构件的按比例缩放已成为半导体工业中的一个目标。按比例缩放到较小构件实现有限半导体芯片面积上的增加功能单元密度。随着半导体装置已变得高度集成，具有每单位芯片面积的更高电容的金属
‑
绝缘体
‑
金属(MIM)电容器是风行的。MIM电容器广泛用于例如模/数(AD)转换器、RF装置、切换电容器滤波器及CMOS图像传感器(CIS)的应用。为了满足高集成度的要求，已提出具有MIM电容器的半导体装置的集成电路，所述电容器具有每单位芯片面积的高电容。然而，堆叠式MIM电容器的电容具有其限制，且因此期望高密度NIM电容器。

技术实现思路

[0003]根据本专利技术的实施例，一种半导体结构包括：衬底；至少一个电介质层，其在所述衬底上方，所述至少一个电介质层包含步阶边缘轮廓；及电容器结构，其经放置于所述衬底上方，所述电容器结构包括：底部电极，其覆盖所述至少一个电介质层的所述步阶边缘轮廓且具有基本上保形于所述至少一个电介质层的所述步阶边缘轮廓的第一步阶轮廓；电容器电介质层，其覆盖所述底部电极且具有基本上保形于所述第一步阶轮廓的第二步阶轮廓；及顶部电极，其覆盖所述电容器电介质层。
[0004]根据本专利技术的实施例，一种半导体结构包括：衬底；至少一个电介质层，其在所述衬底上方；双镶嵌导电结构，其在所述衬底上方的所述至少一个电介质层中；及电容器结构，其在所述衬底上方的所述至少一个电介质层中，其中所述双镶嵌导电结构的边缘轮廓及所述电容器结构的边缘轮廓包含基本上相同形状。
[0005]根据本专利技术的实施例，一种制造半导体结构的方法包括：在衬底上方形成至少一个电介质层；图案化所述至少一个电介质层以形成第一孔及第二孔，所述第一孔及所述第二孔中的每一者包含通路部分及在所述通路部分上且宽于所述通路部分的沟槽部分；在所述第一孔及所述第二孔中形成多个双镶嵌导电结构；移除所述第二孔中的所述双镶嵌导电结构；及在所述第二孔中形成电容器结构。
附图说明
[0006]当结合附图阅读时，从以下实施方式更好理解本揭露的实施例的方面。应注意，根据行业中的标准实践，各种结构不按比例绘制。事实上，为清晰论述，各种结构的尺寸可任意增大或减小。
[0007]图1是说明根据本揭露的一或多个实施例的各种方面的用于制造半导体结构的方法的流程图。
[0008]图2A、图2B、图2C、图2D、图2E、图2F、图2G及图2H是根据本揭露的一或多个实施例
的制造半导体结构的各种操作中的一者的示意图。
[0009]图3是说明根据本揭露的一些实施例的两个半导体结构的示意图。
[0010]图3A是图3左半部中的半导体结构的简化示意图。
[0011]图3B是图3右部中的半导体结构的简化示意图。
[0012]图4A、图4B、图4C、图4D、图4E、图4F、图4G及图4H是根据本揭露的一或多个实施例的制造半导体结构的各种操作中的一者的示意图。
[0013]图5是说明根据本揭露的一些实施例的集成电路的示意图。
具体实施方式
[0014]以下揭露提供用于实施所提供标的物的不同构件的许多不同实施例或实例。在下文描述元件及布置的特定实例以简化本揭露。当然，这些仅是实例且不希望具限制性。例如，在以下描述中的第一构件形成在第二构件上方或上可包含其中第一构件及第二构件形成为直接接触的实施例，且还可包含其中额外构件可形成于第一构件与第二构件之间使得第一构件及第二构件可不直接接触的实施例。另外，本揭露可在各个实例中重复参考数字及/或字母。此重复是出于简单及清晰的目的且本身并不指示所论述的各个实施例及/或配置之间的关系。
[0015]此外，为便于描述，例如“在
……
下面”、“在
……
下方”、“下”、“在
……
上面”、“在
……
上方”、“上”、“在
……
上”及类似物的空间相对术语可在本文中用于描述一个元件或构件与图中说明的另一(些)元件或构件的关系。空间相对术语希望涵盖除在图中描绘的定向以外的使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或按其它定向)且因此可同样解释本文中使用的空间相对描述符。
[0016]如本文中使用，例如“第一”、“第二”及“第三”的术语描述各种元件、组件、区、层及/或区段，但这些元件、组件、区、层及/或区段不应被这些术语限制。这些术语仅可用于将一个元件、组件、区、层或区段彼此区分。例如“第一”、“第二”及“第三”的术语当在本文中使用时并不暗示序列或顺序，除非由上下文明确指示。
[0017]如在本文中使用，术语“大约”、“基本上”、“实质”及“约”用于描述及说明小变化。当结合事件或状况使用时，所述术语可指代其中确切地发生所述事件或状况的例子以及其中非常近似地发生所述事件或状况的例子。
[0018]在本揭露的一或多个实施例中，提供三维(3D)电容器结构及其制造方法。3D电容器结构包含可增加重叠面积的横向突出部，且因此电容可提高30％以上。3D电容器结构可集成到双镶嵌导电结构的制造操作中，且因此可降低制造成本及复杂性。
[0019]图1是说明根据本揭露的一或多个实施例的各种方面的用于制造半导体结构的方法的流程图。方法100开始于操作110，其中在衬底上方形成至少一个电介质层。方法100继续进行操作120，其中图案化至少一个电介质层以形成第一孔及第二孔。第一孔及第二孔中的每一者包含通路部分及在通路部分上且宽于通路部分的沟槽部分。方法100继续进行操作130，其中在第一孔及第二孔中形成多个双镶嵌导电结构。方法100继续进行操作140，其中移除第二孔中的双镶嵌导电结构。方法继续进行操作150，其中在第二孔中形成电容器结构。
[0020]方法100仅为实例，且不希望将本揭露限制在权利要求书中明确叙述的内容之外。
可在方法100之前、期间及之后提供额外操作，且可针对所述方法的额外实施例替换、消除或移动一些所描述操作。
[0021]图2A、图2B、图2C、图2D、图2E、图2F、图2G及图2H是根据本揭露的一或多个实施例的制造半导体结构的各种操作中的一者的示意图。参考图2A，接收衬底10。衬底10可为但不限于半导体衬底。衬底10可包含块体衬底或复合衬底。在一些实施例中，衬底10的材料可包括元素半导体，例如硅或锗。在一些实施例中，衬底10的材料可包含化合物半导体，例如III
‑
V族化合物半导体。通过实例，III
‑
V族化合物半导体可包含砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)、其它III
‑
V族化合物半导体或其组合。在一些实施例中，衬底10可为掺杂或无掺杂的。衬底10包含表面10S(例如，有源表面)，在其上形成例如有源装置、无源装置或类似本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其包括：衬底；至少一个电介质层，其在所述衬底上方，所述至少一个电介质层包含步阶边缘轮廓；及电容器结构，其经放置于所述衬底上方，所述电容器结构包括：底部电极，其覆盖所述至少一个电介质层的所述步阶边缘轮廓且具有基本上保形于所述至少一个电介质层的所述步阶边缘轮廓的第一步阶轮廓；电容器电介质层，其覆盖所述底部电极且具有基本上保形于所述第一步阶轮廓的第二步阶轮廓；及顶部电极，其覆盖所述电容器电介质层。2.根据权利要求1所述的半导体结构，其中所述顶部电极具有基本上保形于所述第二步阶轮廓的第三步阶轮廓。3.根据权利要求1所述的半导体结构，其中所述至少一个电介质层的所述步阶边缘轮廓包括基本上沿着所述至少一个电介质层的深度方向延伸的第一边缘、连接到所述第一边缘且与所述第一边缘成角度的第一连接边缘及连接到所述第一连接边缘且基本上沿着所述深度方向延伸的第二边缘。4.根据权利要求3所述的半导体结构，其进一步包括覆盖所述至少一个电介质层的所述第一边缘、所述第一连接边缘及所述第二边缘的阻障层。5.根据权利要求3所述的半导体结构，其进一步包括所述至少一个电介质层上的罩盖阻障层，其中所述罩盖阻障层包括连接到所述第二边缘且与所述第二边缘成角度的第二连接边缘及连接到所述第二连接边缘且基本上沿着所述深度方向延伸的第三边缘。6.一种半导体结构，其包括：衬底；至少一个电介质层，其在所述衬底上方；双镶嵌导电结构，其在所述衬底上方的所述至少一个...

【专利技术属性】
技术研发人员：刘铭棋，郭俊聪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：