集成电路及其建造方法技术

在一些实施例中，本公开实施例涉及一种集成电路及其建造方法。所述集成电路包括第一绝缘层、衬底、第二金属互连结构、衬底通孔以及堆迭深沟渠电容结构。第一绝缘层包括堆迭于底部管芯上方的第一金属互连结构。衬底设置在第一绝缘层上方。第二金属互连结构设置在衬底上方。衬底通孔将第一金属互连结构直接连接至第二金属互连结构。堆迭深沟渠电容结构设置在衬底中。深沟渠电容结构包括自衬底的第一侧延伸的第一多个沟渠以及自衬底的第二侧延伸的第二多个沟渠。二多个沟渠。二多个沟渠。

【技术实现步骤摘要】
集成电路及其建造方法


[0001]本公开的实施例涉及一种集成电路及其建造方法

技术介绍

[0002]集成电路(IC)制造业最近经历了指数成长。IC的发展导致功能密度的增加和几何尺寸的减小。深沟渠电容(deep trench capacitor，DTC)是可以在IC上找到的一种特征且包括在衬底内的一个或多个沟渠。随着技术开发成更小和更高效，制造方法通常需要调整以适应更小的尺寸。

技术实现思路

[0003]在一些实施例中，集成电路包括第一绝缘层、衬底、第二金属互连结构、衬底通孔以及堆迭深沟渠电容(DTC)结构。第一绝缘层包括堆迭于底部管芯上方的第一金属互连结构。衬底设置在第一绝缘层上方。第二金属互连结构设置在衬底上方。衬底通孔将第一金属互连结构直接连接至第二金属互连结构。堆迭DTC结构设置在衬底中且包括第一多个沟渠和第二多个沟渠。第一多个沟渠自衬底的第一侧延伸。第二多个沟渠自衬底的第二侧延伸。
[0004]在一些实施例中，用于建造集成电路的方法包括以下步骤。在衬底的第一侧上形成第一系列的沟渠，且在第一系列的沟渠中形成第一深沟渠电容(DTC)堆迭。在形成第一DTC堆迭后，将衬底的第一侧接合至设置在载体晶片上的第一金属互连结构。减薄衬底的与第一侧相对的第二侧。将第二系列的沟渠刻蚀至衬底的第二侧中，且在第二系列的沟渠中形成第二DTC堆迭。
[0005]在一些实施例中，集成电路包括第一金属互连层、第二衬底、第二金属互连层、衬底通孔以及深沟渠电容(DTC)结构。第一金属互连层在第一衬底上方。第二衬底具有接合至第一金属互连层的第一表面。第二金属互连层在第二衬底上方。衬底通孔将第一金属互连层直接连接至第二金属互连层。DTC结构设置在第二衬底中且包括自第二衬底的上侧延伸的一或多个沟渠的一或多个上部群组以及自第二衬底的下侧延伸的一或多个沟渠的一或多个下部群组。
附图说明
[0006]当结合附图阅读时，根据以下详细描述最好地理解本公开的各方面。应注意，按照行业中的标准实务，各种特征未按比例绘制。实际上，为了清楚说明起见，各种特征的尺寸可任意地增大或减小。
[0007]图1示出了在单一衬底中包括堆迭深沟渠电容结构的集成电路的一些实施例的剖面图。
[0008]图2和图3示出了包括使用多个衬底的堆迭深沟渠电容结构的集成电路的一些额外实施例的剖面图。
[0009]图4示出了在单一衬底中包括堆迭深沟渠电容结构的集成电路的一些额外实施例
的剖面图。
[0010]图5示出了在单一衬底中包括堆迭深沟渠电容结构的集成电路的一些额外实施例的剖面图。
[0011]图6A到图6L示出了在单一晶片中形成包括堆迭深沟渠电容结构的集成电路的方法的一系列剖面图。
[0012]图7示出了与图6A至图6L一致的方法的一些实施例的流程图。
具体实施方式
[0013]以下揭露描述用于实施主题的不同特征的各种示范性实施例或实例。下文描述组件和布置的特定实例以简化本公开。当然，这些组件和布置仅为实例且并非有意的为限制性的。举例来说，在随后的描述中，第一特征在第二特征上或上方的形成可包括第一特征和第二特征形成直接接触的实施例，且也可包括额外特征形成于第一特征和第二特征之间，使得第一特征和第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考标号和/或字母。此重复是出于简化和清晰的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。
[0014]此外，为易于描述，本文中可使用例如“在
…
之下(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
之上(above)”及“上部的(upper)”等的空间相对术语来描述如附图中所示出的一个元件或特征与另一元件或特征的关系。除附图中所描绘的定向之外，空间相对术语意图涵盖装置在使用或操作中的不同定向。装置可以其他方式定向(旋转90度或以其他定向)并且这里使用的空间相对术语同样可以相应地解释。
[0015]深沟渠电容(deep trench capacitor，DTC)包括在衬底内的一或多个沟渠。一或多个沟渠中的每一沟渠包括DTC堆迭。DTC堆迭包括外电极、内电极以及将外电极和内电极分隔开的介电层。DTC用于为各种集成电路增加电容。随着技术开发成更小和更高效，制造方法通常需要调整以适应更小的尺寸。
[0016]一般而言，DTC结构可通过将沟渠形成至两个分开的晶片中形成。DTC堆迭可接着设置在每个沟渠中。每个晶片的前侧被暂时地接合至玻璃结构，且每个晶片的背侧接着被减薄。然后，两个晶片使用接合层以背侧对背侧的方式接合，使得一或多个上部沟渠堆迭在一或多个下部沟渠的上方。接着，DTC结构埋设于封装衬底中。封装衬底通过焊料凸块贴附到管芯。
[0017]形成DTC结构背后的方法复杂且昂贵。为了形成DTC结构，两个分开的晶片具有刻蚀至其中的沟渠且DTC堆迭形成于其中。在此之后，两个晶片都必须经过减薄工艺，且接着将它们接和在一起。提供两个分开的晶片且执行两个修减工艺(trim down process)不具成本效率。虽然将多个上部沟渠的层堆迭在下部沟渠的层的上方因两个分开的晶片接合在一起而增加电容，但DTC结构需埋设于封装衬底中。由于连接焊料凸块的尺寸，DTC结构和所贴附的管芯之间的距离超过600μm，且这个大的距离导致结构的等效串联电阻也很大。在封装衬底中埋设DTC结构在结构的等效串联电阻上有负面影响。
[0018]在本公开实施例中，提供一种制造DTC结构的新方法以产生更具成本效益和效率的集成电路。新制造方法在单一晶片中形成上部沟渠的层以及下部沟渠的层。衬底通孔(through
‑
substrate via，TSV)用于将所贴附的管芯连接到DTC结构的每一侧，以允许将单
一晶片结构埋设至管芯本身中。此外，单一晶片工艺仅需单一减薄工艺。这种单层结构与使用两个分开的衬底的DTC相比还可降低等效串联电阻，从而与两个分开的衬底上的DTC相比提供增强的功能。
[0019]图1示出了包括堆迭深沟渠电容结构的集成电路的一些实施例的剖面图100。集成电路包括第一绝缘层108。第一绝缘层108包括堆迭于管芯111上方的金属互连结构101。半导体衬底102设置在第一绝缘层108上方。半导体衬底102包括DTC结构105。DTC结构105包括自半导体衬底102的第一侧延伸的第一多个沟渠105a以及自半导体衬底102的第二侧延伸的第二多个沟渠105b。第一多个沟渠105a中的每一沟渠包括第一DTC堆迭113。第一DTC堆迭113被配置成向集成电路提供电容。第一DTC堆迭113包括直接接触半导体衬底102的第一内介电层113a、第一内电极113b、第一电容介电质113c以及第一外电极113d。第一电容介电质113c将第一内电极113b自第一外电极113d分隔开，且第一内介电层113a将第一内电极113b自半导体衬底102分隔开。第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：第一绝缘层，包括堆迭于底部管芯上方的第一金属互连结构；衬底，设置在所述第一绝缘层上方；第二金属互连结构，设置在所述衬底上方；衬底通孔，将所述第一金属互连结构直接连接至所述第二金属互连结构；以及堆迭深沟渠电容结构，设置在所述衬底中且包括第一多个沟渠和第二多个沟渠，所述第一多个沟渠自所述衬底的第一侧延伸，所述第二多个沟渠自所述衬底的第二侧延伸。2.根据权利要求1所述的集成电路，还包括：层间介电质，设置在所述衬底上方，所述层间介电质直接接触所述衬底通孔的外侧壁；以及包封层，直接设置在所述层间介电质上方。3.根据权利要求1所述的集成电路，其中所述衬底通孔的最上表面在所述衬底的最上表面上方。4.根据权利要求1所述的集成电路，其中所述第二金属互连结构直接接触所述堆迭深沟渠电容结构的上表面。5.根据权利要求1所述的集成电路，其中所述衬底自所述第一多个沟渠连续地延伸至所述第二多个沟渠。6.一种用于建造集成电路的方法，包括：在衬底的第一侧上形成第一系列的沟渠，且在所述第一系列的沟渠中形成第一深沟渠电容堆迭；在形成所述第一深沟渠电容堆迭后，将所述衬底的所述第一侧接合至设置在载体晶片上的第一金属互连结构；减薄所述衬底的与所述第一侧相对的第二侧；以及将第二系列的沟渠刻蚀至所述衬底的所述第二侧中，且在所述第二系列的沟渠中形成第二深沟渠电容堆迭。7.根据权利要求6所述的方法，还包括：在所述衬底的所述第一侧接合至所述第一金属互连结构后，形成穿过...

【专利技术属性】
技术研发人员：刘铭棋，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：