一种模拟开关制造技术

本实用新型专利技术提供一种模拟开关，在每个节点处通过PMOS管和NMOS管的搭配创建偏置电路，使得每个导通MOS管均具有一个偏置电路，并通过这些偏置电路确保各导通MOS管(即导通PMOS管和导通NMOS管)能够完全关闭，从而解决了所述输出端串扰所述输入端造成的漏电风险。还通过偏置电路确定各节点处的电压，从而解决各导通MOS管因衬底偏置效应产生的问题，还使得每个节点处的电压为全电压域，且模拟开关的反应速度加快。度加快。度加快。

【技术实现步骤摘要】
一种模拟开关


[0001]本技术涉及集成电路领域，特别涉及一种模拟开关。

技术介绍

[0002]模拟开关是一种能使模拟信号通过或阻断，主要用于模拟信号与数字控制的接口。随着近年来集成电路的发展，模拟开关的开关性能有了很大的提高，可以工作在非常低的工作电压，具有具有较低的导通电阻、很小的封装尺寸，被广泛用于测试设备、通讯产品、以及多媒体系统等。
[0003]目前传输门电路作为模拟开关，所述模拟开关包括并联连接的PMOS 管和NMOS管，由于PMOS管的衬底和NMOS管的衬底存在偏置效应(即体效应)，该偏置效应对PMOS管的衬底和NMOS管的阈值电压存在影响, 会使得导通电阻大幅增加，甚至不导通而无法传输，这样就无法将传输门电路视同为开关。
[0004]为了解决上述问题，采用如图1所示的模拟开关包括PMOS管TP和 NMOS管TN，所述PMOS管的衬底与源极短接后连接第一端V1，所述第一端接收模拟信号，所述NMOS管的衬底与源极短接后也连接所述第一端 V1，所述PMOS管的漏极和所述NMOS管的漏极均连接第二端V2，所述 PMOS管的栅极接收第一控制信号C1，所述NMOS管接收第二控制信号 C2。该模拟开关促使PMOS管和NMOS管都没有出现偏置效应，解决了因衬底偏置效应产生的问题。但是该模拟开关的第二端会串扰所述第一端，造成无法关断，引起漏电风险。

技术实现思路

[0005]本技术的目的在于，提供一种模拟开关，可以解决模拟开关中 PMOS管和NMOS管的衬底偏置效应，以及避免了第二端会串扰第一端，引起漏电的风险。
[0006]为了解决上述问题，本技术提供一种模拟开关，包括第一PMOS 管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS 管，所述模拟开关具有第一端和第二端，
[0007]所述第一PMOS管的源极和衬底、所述第二PMOS管的源极和衬底、所述第三PMOS管的衬底、所述第四PMOS管的衬底和所述第五PMOS 管TP5的漏极均连接在第一节点处；所述第三PMOS管的漏极和所述第四 PMOS管的漏极连接，所述第五PMOS管的源极和衬底连接电源；所述第一NMOS管的源极和衬底、所述第二NMOS管的源极和衬底、所述第三 NMOS管衬底、所述第四NMOS管衬底和所述第五NMOS管的漏极均连接在第二节点处；所述第三NMOS管的漏极和所述第四NMOS管的漏极连接，所述第五NMOS管的源极和衬底均接地；所述第三PMOS管的栅极、所述第四PMOS管的栅极和所述第五NMOS管的栅极均连接第一控制信号，所述第三NMOS管的栅极、所述第四NMOS管的栅极和所述第五PMOS 管的栅极均连接第二控制信号，所述第一PMOS管的栅极连接第三控制信号，所述第二PMOS管的栅极连接第四控制信号，所述第一NMOS管的栅极连接第五控制信号，所述第二NMOS管的栅极连接第六控制信号；所述第一PMOS管的漏极、所述第三PMOS管的源极、所述第一NMOS管的漏极和所述第三NMOS管的源
极均连接所述第一端；所述第二PMOS管的漏极、所述第四PMOS管的源极、所述第二NMOS管的漏极和所述第四 NMOS管的源极均连接所述第二端。
[0008]可选的，所述第一控制信号、所述第三控制信号和所述第四控制信号均为高电平，所述第二控制信号、所述第五控制信号和所述第六控制信号均为低电平时，所述模拟开关处于关闭状态。
[0009]进一步的，所述第一PMOS管、第二PMOS管、第三PMOS管、第四 PMOS管、所述第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS 管均关闭，所述第五PMOS管和第五NMOS管均导通。
[0010]可选的，所述第一控制信号、所述第三控制信号和所述第六控制信号为低电平，所述第二控制信号、所述第四控制信号和所述第五控制信号为高电平时，所述模拟开关从所述第一端向所述第二端导通。
[0011]进一步的，所述第三PMOS管的衬底和所述第四PMOS管的衬底均连接在所述第一节点处，所述第一节点处的电压与所述第一端的输入电压相同，且所述第一节点处的导通电位透过所述第一PMOS管来确定的；
[0012]所述第三NMOS管的衬底和所述第四NMOS管的衬底连接在所述第二节点处，所述第二节点处的电压与所述第一端的输入电压相同，所述第二节点处的导通电位透过所述第一NMOS管来确定的。
[0013]可选的，所述第一控制信号、所述第四控制信号和所述第五控制信号为低电平时，所述第二控制信号、所述第三控制信号和所述第六控制信号为高电平，所述模拟开关从所述第二端向所述第一端导通。
[0014]进一步的，所述第三PMOS管的衬底和所述第四PMOS管的衬底均连接在所述第一节点处，所述第一节点处的电压与所述第二端的输入电压相同，且所述第一节点处的导通电位透过所述第二PMOS管来确定的；
[0015]所述第三NMOS管的衬底和所述第四NMOS管的衬底连接在所述第二节点处，所述第二节点处的电压与所述第二端的输入电压相同，所述第二节点处的导通电位透过所述第二NMOS管来确定的。
[0016]另一方面，本技术提供一种模拟开关，包括第一PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS 管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管和第七NMOS管，所述模拟开关具有第一端和第二端，
[0017]所述第一PMOS管的源极和衬底、所述第二PMOS管的源极和衬底、所述第三PMOS管的衬底、所述第四PMOS管的衬底、所述第五NMOS 管的漏极、所述第六NMOS管的漏极和所述第七PMOS管的漏极均连接在第一节点处；所述第三PMOS管的漏极连接所述第四PMOS管的漏极，所述第七PMOS管的源极和衬底均连接电源；所述第一NMOS管的源极和衬底、所述第二NMOS管的源极和衬底、所述第三NMOS管的衬底、所述第四NMOS管的衬底、所述第五PMOS管的漏极、所述第六PMOS管的漏极和所述第七NMOS管的漏极均连接在第二节点处；所述第三NMOS 管的漏极连接所述第四NMOS管的漏极，所述第七NMOS管的源极和衬底均接地；所述第三PMOS管的栅极、所述第四PMOS管的栅极、所述第五PMOS管的栅极、所述第六PMOS管的栅极和所述第七NMOS管的栅极均连接第一控制信号；所述第三NMOS管的栅极、所述第四NMOS管
的栅极、所述第五NMOS管的栅极、所述第六NMOS管的栅极和所述第七PMOS管的栅极均连接第二控制信号，所述第一PMOS管的栅极连接第三控制信号，所述第二PMOS管的栅极连接第四控制信号，所述第一NMOS 管的栅极连接第五控制信号，所述第二NMOS管的栅极连接第六控制信号；所述第一PMOS管的漏极、所述第三PMOS管的源极、所述第五NMOS 管的源极和衬底、所述第一NMOS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种模拟开关，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管，所述模拟开关具有第一端和第二端，所述第一PMOS管的源极和衬底、所述第二PMOS管的源极和衬底、所述第三PMOS管的衬底、所述第四PMOS管的衬底和所述第五PMOS管TP5的漏极均连接在第一节点处；所述第三PMOS管的漏极和所述第四PMOS管的漏极连接，所述第五PMOS管的源极和衬底连接电源；所述第一NMOS管的源极和衬底、所述第二NMOS管的源极和衬底、所述第三NMOS管衬底、所述第四NMOS管衬底和所述第五NMOS管的漏极均连接在第二节点处；所述第三NMOS管的漏极和所述第四NMOS管的漏极连接，所述第五NMOS管的源极和衬底均接地；所述第三PMOS管的栅极、所述第四PMOS管的栅极和所述第五NMOS管的栅极均连接第一控制信号，所述第三NMOS管的栅极、所述第四NMOS管的栅极和所述第五PMOS管的栅极均连接第二控制信号，所述第一PMOS管的栅极连接第三控制信号，所述第二PMOS管的栅极连接第四控制信号，所述第一NMOS管的栅极连接第五控制信号，所述第二NMOS管的栅极连接第六控制信号；所述第一PMOS管的漏极、所述第三PMOS管的源极、所述第一NMOS管的漏极和所述第三NMOS管的源极均连接所述第一端；所述第二PMOS管的漏极、所述第四PMOS管的源极、所述第二NMOS管的漏极和所述第四NMOS管的源极均连接所述第二端。2.如权利要求1所述的模拟开关，其特征在于，所述第一控制信号、所述第三控制信号和所述第四控制信号均为高电平，所述第二控制信号、所述第五控制信号和所述第六控制信号均为低电平时，所述模拟开关处于关闭状态。3.如权利要求2所述的模拟开关，其特征在于，所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、所述第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管均关闭，所述第五PMOS管和第五NMOS管均导通。4.如权利要求1所述的模拟开关，其特征在于，所述第一控制信号、所述第三控制信号和所述第六控制信号为低电平，所述第二控制信号、所述第四控制信号和所述第五控制信号为高电平时，所述模拟开关从所述第一端向所述第二端导通。5.如权利要求4所述的模拟开关，其特征在于，所述第三PMOS管的衬底和所述第四PMOS管的衬底均连接在所述第一节点处，所述第一节点处的电压与所述第一端的输入电压相同，且所述第一节点处的导通电位透过所述第一PMOS管来确定的；所述第三NMOS管的衬底和所述第四NMOS管的衬底连接在所述第二节点处，所述第二节点处的电压与所述第一端的输入电压相同，所述第二节点处的导通电位透过所述第一NMOS管来确定的。6.如权利要求1所述的模拟开关，其特征在于，所述第一控制信号、所述第四控制信号和所述第五控制信号为低电平时，所述第二控制信号、所述第三控制信号和所述第六控制信号为高电平，所述模拟开关从所述第二端向所述第一端导通。7.如权利要求6所述的模拟开关，其特征在于，所述第三PMOS管的衬底和所述第四PMOS管的衬底均连接在所述第一节点处，所述第一节点处的电压与所述第二端的输入电压相同，且所述第一节点处的导通电位透过所述第二PMOS管来确定的；
所述第三N...

【专利技术属性】
技术研发人员：杨家奇，
申请(专利权)人：杰平方半导体上海有限公司，
类型：新型
国别省市：