一种射频开关电路制造技术

一种射频开关电路，包括：射频输入端口，用于输入射频信号；射频输出端口，用于输出射频信号；级联于所述射频输入端口和所述射频输出端口之间的多级晶体管，所述晶体管至少包括第一控制极、第一极和第二极；用于第一控制极的偏置电路，用于对各晶体管的第一控制极提供偏置电压；用于第一极和第二极的偏置电路，用于对各晶体管的第一极和第二极提供偏置电压；控制端组，用于接收控制信号；所述控制信号用于控制各偏置电路向各晶体管的所提供的偏置电压，以控制所述晶体管的导通和断开；阻抗增加电路组，用于增加至少一级的晶体管的第一控制极向外阻抗。本申请通过引入阻抗增加电路组，能够有效提升射频开关电路的谐波性能。能够有效提升射频开关电路的谐波性能。能够有效提升射频开关电路的谐波性能。

【技术实现步骤摘要】
一种射频开关电路


[0001]本专利技术涉及集成电路领域，具体涉及一种射频开关电路。

技术介绍

[0002]随着无线移动通信技术的不断发展，射频开关也应用也越来越多，射频开关的性能也直接会影响到器件的性能。射频开关是一种通讯领域信号的开关，其具有信号输入端口和信号输出端口，作用是将信号输入端口和信号输出端口导通或断开，从而切换信号通路。隔离度、插入损耗、开关时间、功率处理能力和谐波性能等都是射频开关比较重要的性能指标，可以通过这些指标来评价一个射频开关的好坏。
[0003]不妨以谐波性能为例：
[0004]射频开关通常由多个晶体管级作为开关器件联而成，在射频开关的信号输入端口和信号输出端口之间会有射频信号，由于晶体管、无源器件和衬底材料等带来的非线性影响，使得射频信号会在信号输入端口和信号输出端口这些射频端口之间产生谐波信号，而在系统应用中，这些谐波信号可能会干扰信号本身的接收或影响其他频段的通信，因此谐波性能是评价射频开关的一个重要性能指标，精良的射频开关要求谐波信号足够小。

技术实现思路

[0005]为了提升射频开关的谐波性能，本申请提出一种射频开关电路，下面具体说明。
[0006]根据第一方面，一种实施例提供一种射频开关电路，包括射频输入端口、射频输出端口、级联于所述射频输入端口和所述射频输出端口之间的N级晶体管、栅极偏置电路、体极偏置电路、源漏极偏置电路、阻抗增加电路组和控制端组；
[0007]所述射频输入端口用于输入射频信号；
[0008]所述射频输出端口用于输出射频信号；
[0009]所述晶体管包括栅极、体极、第一极和第二极，若第一极为源极时，则第二极为漏极，若第一极为漏极时，则第二极为源极；所述晶体管通过其第一极或第二极与其相邻的晶体管进行级联；N为大于或等于3的整数；
[0010]所述栅极偏置电路用于对各晶体管的栅极提供偏置电压；所述栅极偏置电路包括：N个栅极节点和N
‑
1个栅极偏置电阻，每个栅极节点对应一个晶体管；所述晶体管的栅极与该晶体管对应的栅极节点直接连接，或者，所述晶体管的栅极通过一配置电阻与该晶体管对应的栅极节点连接；各相邻晶体管对应的栅极节点之间连接有所述栅极偏置电阻；
[0011]所述体极偏置电路用于对各晶体管的体极提供偏置电压；所述体极偏置电路包括：N个体极节点和N
‑
1个体极偏置电阻，每个体极节点对应一个晶体管，各相邻晶体管对应的体极节点之间连接有所述体极偏置电阻，且各晶体管的体极与该晶体管对应的体极节点直接连接；或者，所述体极偏置电路包括：N个偏置晶体管，每个晶体管对应有一个所述偏置晶体管；所述偏置晶体管的栅极、体极和第一极都连接于对应级的晶体管的栅极节点，所述偏置晶体管的第二极连接于对应级的晶体管的体极；或者，所述偏置晶体管的栅极、体极和
第一极都连接于对应级的晶体管的体极，所述偏置晶体管的第二极连接于对应级的晶体管的栅极节点；
[0012]所述源漏极偏置电路用于对各晶体管的源极和漏极提供偏置电压；所述源漏极偏置电路包括：N个源漏极偏置电阻，各晶体管的第一极和第二极之间都连接有所述源漏极偏置电阻；
[0013]所述阻抗增加电路组用于增加第一级的晶体管和/或第N级的晶体管的栅极和/或体极向外阻抗；所述第一级的晶体管为靠近所述射频输入端口的晶体管，且其输入极与所述射频输入端口连接，所述输入极为所述第一极或第二极；第N级的晶体管为靠近所述射频输出端口的晶体管，且其输出极与所述射频输出端口连接，所述输出极为所述第一极或第二极；所述阻抗增加电路组包括以下至少一者：连接于所述第一级晶体管的输入极和对应的栅极节点之间的电阻电容串联电路；连接于所述第一级晶体管的输入极和对应的体极节点之间的电阻电容串联电路；连接于所述第N级晶体管的输出极和对应的栅极节点之间的电阻电容串联电路；连接于所述第N级晶体管的输出极和对应的体极节点之间的电阻电容串联电路；
[0014]所述控制端组用于接收控制信号；所述控制信号用于控制所述体极偏置电路、栅极偏置电路和源漏极偏置电路向各晶体管的体极、栅极、源极和漏极所提供的偏置电压，以控制所述晶体管的导通和断开；
[0015]所述控制端组包括一个控制端，所述栅极偏置电路还包括栅极公共电阻，所述第N级晶体管对应的栅极节点通过所述栅极公共电阻连接到所述控制端，或者，连接于所述第N级晶体管的输出极和对应的栅极节点之间的电阻电容串联电路中电阻的一端与所述第N级晶体管对应的栅极节点连接，另一端通过所述栅极公共电阻连接到所述控制端；或者，
[0016]所述控制端组包括两个控制端，所述栅极偏置电路还包括栅极公共电阻，所述第N级晶体管对应的栅极节点通过所述栅极公共电阻连接到其中一个控制端，或者，连接于所述第N级晶体管的输出极和对应的栅极节点之间的电阻电容串联电路中电阻的一端与所述第N级晶体管对应的栅极节点连接，另一端通过所述栅极公共电阻连接到所述其中一个控制端；所述体极偏置电路还包括体极公共电阻，所述第N级晶体管对应的体极节点通过所述体极公共电阻连接到另一个控制端，或者，连接于所述第N级晶体管的输出极和对应的体极节点之间的电阻电容串联电路中电阻的一端与所述第N级晶体管对应的体极节点连接，另一端通过所述体极公共电阻连接到所述另一个控制端。
[0017]根据第二方面，一种实施例提供一种射频开关电路，包括射频输入端口、射频输出端口、级联于所述射频输入端口和所述射频输出端口之间的N级晶体管、栅极偏置电路、体极偏置电路、源漏极偏置电路、阻抗增加电路组和控制端组；
[0018]所述射频输入端口用于输入射频信号；
[0019]所述射频输出端口用于输出射频信号；
[0020]所述晶体管包括栅极、体极、第一极和第二极，若第一极为源极时，则第二极为漏极，若第一极为漏极时，则第二极为源极；所述晶体管通过其第一极或第二极与其相邻的晶体管进行级联；N为大于或等于3的整数，或者，N为大于或等于4的整数；所述N级晶体管包括两组晶体管，一组为奇数组晶体管，一组为偶数组晶体管，所述奇数组晶体管由序号为奇数的晶体管构成，所述偶数组晶体管由序号为偶数的晶体管构成，其中所述第一级的晶体管
为靠近所述射频输入端口的晶体管，且其输入极与所述射频输入端口连接，所述输入极为所述第一极或第二极；第N级的晶体管为靠近所述射频输出端口的晶体管，且其输出极与所述射频输出端口连接，所述输出极为所述第一极或第二极；
[0021]所述栅极偏置电路用于对各晶体管的栅极提供偏置电压；所述栅极偏置电路包括：N个栅极节点和N
‑
2个栅极偏置电阻，每个栅极节点对应一个晶体管；各晶体管的栅极与该晶体管对应的栅极节点直接连接，或者，各晶体管的栅极通过一配置电阻与该晶体管对应的栅极节点连接；每组晶体管中各相邻的晶体管对应的栅极节点之间连接有所述栅极偏置电阻；
[0022]所述体极偏置电路用于对各晶体管的体极提供偏置电压；所述体极偏置电路包括：N个体极节点和N
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频开关电路，其特征在于，包括射频输入端口、射频输出端口、级联于所述射频输入端口和所述射频输出端口之间的N级晶体管、栅极偏置电路、体极偏置电路、源漏极偏置电路、阻抗增加电路组和控制端组；所述射频输入端口用于输入射频信号；所述射频输出端口用于输出射频信号；所述晶体管包括栅极、体极、第一极和第二极，若第一极为源极时，则第二极为漏极，若第一极为漏极时，则第二极为源极；所述晶体管通过其第一极或第二极与其相邻的晶体管进行级联；N为大于或等于3的整数；所述栅极偏置电路用于对各晶体管的栅极提供偏置电压；所述栅极偏置电路包括：N个栅极节点和N
‑
1个栅极偏置电阻，每个栅极节点对应一个晶体管；所述晶体管的栅极与该晶体管对应的栅极节点直接连接，或者，所述晶体管的栅极通过一配置电阻与该晶体管对应的栅极节点连接；各相邻晶体管对应的栅极节点之间连接有所述栅极偏置电阻；所述体极偏置电路用于对各晶体管的体极提供偏置电压；所述体极偏置电路包括：N个体极节点和N
‑
1个体极偏置电阻，每个体极节点对应一个晶体管，各相邻晶体管对应的体极节点之间连接有所述体极偏置电阻，且各晶体管的体极与该晶体管对应的体极节点直接连接；或者，所述体极偏置电路包括：N个偏置晶体管，每个晶体管对应有一个所述偏置晶体管；所述偏置晶体管的栅极、体极和第一极都连接于对应级的晶体管的栅极节点，所述偏置晶体管的第二极连接于对应级的晶体管的体极；或者，所述偏置晶体管的栅极、体极和第一极都连接于对应级的晶体管的体极，所述偏置晶体管的第二极连接于对应级的晶体管的栅极节点；所述源漏极偏置电路用于对各晶体管的源极和漏极提供偏置电压；所述源漏极偏置电路包括：N个源漏极偏置电阻，各晶体管的第一极和第二极之间都连接有所述源漏极偏置电阻；所述阻抗增加电路组用于增加第一级的晶体管和/或第N级的晶体管的栅极和/或体极向外阻抗；所述第一级的晶体管为靠近所述射频输入端口的晶体管，且其输入极与所述射频输入端口连接，所述输入极为所述第一极或第二极；第N级的晶体管为靠近所述射频输出端口的晶体管，且其输出极与所述射频输出端口连接，所述输出极为所述第一极或第二极；所述阻抗增加电路组包括以下至少一者：连接于所述第一级的晶体管的输入极和对应的栅极节点之间的电阻电容串联电路；连接于所述第一级的晶体管的输入极和对应的体极节点之间的电阻电容串联电路；连接于所述第N级的晶体管的输出极和对应的栅极节点之间的电阻电容串联电路；连接于所述第N级的晶体管的输出极和对应的体极节点之间的电阻电容串联电路；所述控制端组用于接收控制信号；所述控制信号用于控制所述体极偏置电路、栅极偏置电路和源漏极偏置电路向各晶体管的体极、栅极、源极和漏极所提供的偏置电压，以控制所述晶体管的导通和断开；所述控制端组包括一个控制端，所述栅极偏置电路还包括栅极公共电阻，所述第N级的晶体管对应的栅极节点通过所述栅极公共电阻连接到所述控制端，或者，连接于所述第N级的晶体管的输出极和对应的栅极节点之间的电阻电容串联电路中电阻的一端与所述第N级的晶体管对应的栅极节点连接，另一端通过所述栅极公共电阻连接到所述控制端；或者，
所述控制端组包括两个控制端，所述栅极偏置电路还包括栅极公共电阻，所述第N级的晶体管对应的栅极节点通过所述栅极公共电阻连接到其中一个控制端，或者，连接于所述第N级的晶体管的输出极和对应的栅极节点之间的电阻电容串联电路中电阻的一端与所述第N级的晶体管对应的栅极节点连接，另一端通过所述栅极公共电阻连接到所述其中一个控制端；所述体极偏置电路还包括体极公共电阻，所述第N级的晶体管对应的体极节点通过所述体极公共电阻连接到另一个控制端，或者，连接于所述第N级的晶体管的输出极和对应的体极节点之间的电阻电容串联电路中电阻的一端与所述第N级的晶体管对应的体极节点连接，另一端通过所述体极公共电阻连接到所述另一个控制端。2.一种射频开关电路，其特征在于，包括射频输入端口、射频输出端口、级联于所述射频输入端口和所述射频输出端口之间的N级晶体管、栅极偏置电路、体极偏置电路、源漏极偏置电路、阻抗增加电路组和控制端组；所述射频输入端口用于输入射频信号；所述射频输出端口用于输出射频信号；所述晶体管包括栅极、体极、第一极和第二极，若第一极为源极时，则第二极为漏极，若第一极为漏极时，则第二极为源极；所述晶体管通过其第一极或第二极与其相邻的晶体管进行级联；N为大于或等于3的整数，或者，N为大于或等于4的整数；所述N级晶体管包括两组晶体管，一组为奇数组晶体管，一组为偶数组晶体管，所述奇数组晶体管由序号为奇数的晶体管构成，所述偶数组晶体管由序号为偶数的晶体管构成，其中第一级的晶体管为靠近所述射频输入端口的晶体管，且其输入极与所述射频输入端口连接，所述输入极为所述第一极或第二极；第N级的晶体管为靠近所述射频输出端口的晶体管，且其输出极与所述射频输出端口连接，所述输出极为所述第一极或第二极；所述栅极偏置电路用于对各晶体管的栅极提供偏置电压；所述栅极偏置电路包括：N个栅极节点和N
‑
2个栅极偏置电阻，每个栅极节点对应一个晶体管；各晶体管的栅极与该晶体管对应的栅极节点直接连接，或者，各晶体管的栅极通过一配置电阻与该晶体管对应的栅极节点连接；每组晶体管中各相邻的晶体管对应的栅极节点之间连接有所述栅极偏置电阻；所述体极偏置电路用于对各晶体管的体极提供偏置电压；所述体极偏置电路包括：N个体极节点和N
‑
2个体极偏置电阻，每个体极节点对应一个晶体管，每组晶体管中各相邻晶体管对应的体极节点之间连接有所述体极偏置电阻，且各晶体管的体极与该晶体管对应的体极节点直接连接；或者，所述体极偏置电路包括：N个偏置晶体管，每个晶体管对应有一个所述偏置晶体管；所述偏置晶体管的栅极、体极和第一极都连接于对应的晶体管的栅极节点，所述偏置晶体管的第二极连接于对应级的晶体管的体极；或者，所述偏置晶体管的栅极、体极和第一极都连接于对应晶体管的体极，所述偏置晶体管的第二极连接于对应晶体管的栅极节点；所述源漏极偏置电路用于对各晶体管的源极和漏极提供偏置电压；所述源漏极偏置电路包括：N个源漏极偏置电阻，各晶体管的第一极和第二极之间都连接有所述源漏极偏置电阻；所述阻抗增加电路组用于增加第一级的晶体管、第二级的晶体管、第N
‑
1级的晶体管和/或第N级的晶体管的栅极和/或体极向外阻抗；所述第一级的晶体管为靠近所述射频输
入端口的晶体管，且其输入极与所述射频输入端口连接，所述输入极为所述第一极或第二极；第N级的晶体管为靠近所述射频输出端口的晶体管，且其输出极与所述射频输出端口连接，所述输出极为所述第一极或第二极；所述阻抗增加电路组包括以下至少一者：第一电容、第一电阻和第二电阻；第二电容、第三电阻和第四电阻；第三电容、第五电阻和第六电阻；第四电容、第七电阻和第八电阻；所述第一电阻的一端与第一级晶体管对应的栅极节点连接，第二电阻的一端与第二级晶体管对应的栅极节点连接，第一电阻和第二电阻的另一端都与第一电容的一端连接，第一电容的另一端与第一级晶体管的输入极连接；第三电阻的一端与第N
‑
1级晶体管对应的栅极节点连接，第四电阻的一端与第N级晶体管对应的栅极节点连接，第三电阻和第四电阻的另一端都与第二电容的一端连接，第二电容的另一端与第N级晶体管的输出极连接；所述第五电阻的一端与第一级晶体管对应的体极节点连接，第六电阻的一端与第二级晶体管对应的体极节点连接，第五电阻和第六电阻的另一端都与第三电容的一端连接，第三电容的另一端与第一级晶体管的输入极连接；所述第七电阻的一端与第N
‑
1级晶体管对应的体极节点连接，第八电阻的一端与第N级晶体管对应的体极节点连接，第七电阻和第八电阻的另一端都与第四电容的一端连接，第四电容的另一端与第N级晶体管的输出极连接；所述控制端组用于接收控制信号；所述控制信号用于控制所述体极偏置电路、栅极偏置电路和源漏极偏置电路向各晶体管的体极、栅极、源极和漏极所提供的偏置电压，以控制所述晶体管的导通和断开；所述控制端组包括一个控制端，所述栅极偏置电路还包括栅极公共电阻，所述栅极公共电阻的一端与所述第二电容未与所述输出极连接的一...

【专利技术属性】
技术研发人员：冯昊，李小勇，
申请(专利权)人：苏州瀚宸科技有限公司，
类型：新型
国别省市：