一种开关电路制造技术

本实用新型专利技术提供一种开关电路，开关电路的第一PMOS管的源极和衬底以及第一NMOS管的源极和衬底均连接输入端，第二NMOS管的源极和衬底以及第二PMOS管的源极和衬底均连接输出端。使得开关电路导通时，由于第一PMOS管的衬底和第一NMOS管的衬底均与输入端短接，第二PMOS管的衬底和第二NMOS管的衬底均与输出端短接，促使第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管没有偏置，从而解决了开关电路中PMOS管和NMOS管的衬底偏置效应产生的对阈值电压的影响以及导通电阻增大等问题，还解决了输出端串扰所述输入端造成的漏电风险。串扰所述输入端造成的漏电风险。串扰所述输入端造成的漏电风险。

【技术实现步骤摘要】
一种开关电路


[0001]本技术涉及集成电路领域，特别涉及一种开关电路。

技术介绍

[0002]模拟开关是一种能使模拟信号通过或阻断，主要用于模拟信号与数字控制的接口。随着近年来集成电路的发展，模拟开关的开关性能有了很大的提高，可以工作在非常低的工作电压，具有具有较低的导通电阻、很小的封装尺寸，被广泛用于测试设备、通讯产品、以及多媒体系统等。
[0003]目前传输门电路作为模拟开关，所述模拟开关包括并联连接的PMOS管和NMOS管，由于PMOS管的衬底和NMOS管的衬底存在偏置效应(即体效应)，该偏置效应对PMOS管的衬底和NMOS管的阈值电压存在影响,会使得导通电阻大幅增加，甚至不导通而无法传输，这样就无法将传输门电路视同为开关。
[0004]为了解决上述问题，采用如图1所示的开关电路作为模拟开关，所述开关电路包括PMOS管TP和NMOS管TN，所述PMOS管的衬底与源极短接后连接输入端Vi，所述输入端接收模拟信号，所述NMOS管的衬底与源极短接后也连接所述输入端Vi，所述PMOS管的漏极和所述NMOS管的漏极均连接输出端Vout，所述PMOS管的栅极接收第一控制信号C1，所述NMOS管接收第二控制信号C2。该开关电路促使PMOS管和NMOS管都没有出现偏置效应，解决了因衬底偏置效应产生的问题。但是该开关电路的输出端会串扰所述输入端，造成无法关断，引起漏电风险。

技术实现思路

[0005]本技术的目的在于，提供一种开关电路，可以解决模拟开关中PMOS管和NMOS管的衬底偏置效应，以及避免了输出端会串扰输入端，引起漏电的风险。
[0006]为了解决上述问题，本技术提供一种开关电路，所述开关电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，所述开关电路具有输入端和输出端，
[0007]所述第一PMOS管的漏极、所述第二PMOS管的漏极和所述第三NMOS管的漏极均连接第一节点，所述第一PMOS管的栅极、第二PMOS管的栅极和所述第三NMOS管的栅极均输入第一控制信号，所述第三NMOS管的源极接地，所述第一NMOS管的漏极、所述第二NMOS管的漏极和所述第三PMOS管的漏极均连接第二节点，所述第三PMOS管的源极连接电源，所述第一NMOS管的栅极、所述第二NMOS管的栅极和所述第三PMOS管的栅极均输入第二控制信号，所述第一PMOS管的源极和衬底以及所述第一NMOS管的源极和衬底均连接所述输入端，所述第二NMOS管的源极和衬底以及所述第二PMOS管的源极和衬底均连接所述输出端。
[0008]可选的，所述输入端接收输入模拟信号，所述输出端输出经过所述开关电路流出的输出信号。
[0009]可选的，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第一NMOS管、所
述第二NMOS管和所述第三NMOS管的衬底均为P型衬底。
[0010]进一步的，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管的源极和漏极均形成在N阱区中，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的源极均为P+源极。
[0011]进一步的，所述第一NMOS管、所述第二NMOS管和所述第三NMOS管的源极均为N+源极。
[0012]进一步的，所述第一PMOS管的N阱区和P+源极以及所述第二PMOS管N阱区和P+源极形成NPN的BJT电晶体。
[0013]进一步的，所述第一NMOS管的P型衬底与N+源极以及所述第二NMOS管的P型衬底与N+源极形成PNP的BJT电晶体。
[0014]可选的，所述第一控制信号和所述第二控制信号为互补的电压控制信号。
[0015]进一步的，当所述第一控制信号为高电平时，此时，所述第二控制信号为低电平，所述第一PMOS管、所述第二PMOS管、第一NMOS管和所述第二NMOS管均关闭，所述第三NMOS管和所述第三PMOS管均导通。
[0016]进一步的，当所述第一控制信号为低电平时，此时，所述第二控制信号为高电平，在所述输入端的输入模拟信号的变化范围内，所述第一PMOS管、所述第二PMOS管、第一NMOS管和所述第二NMOS管均导通,所述第三NMOS管和所述第三PMOS管均关闭。
[0017]与现有技术相比，本技术具有以下有益效果：
[0018]本技术提供一种开关电路，所述开关电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，所述开关电路具有输入端和输出端，所述第一PMOS管的漏极、所述第二PMOS管的漏极和所述第三NMOS管的漏极均连接第一节点，所述第一PMOS管的栅极、第二PMOS管的栅极和所述第三NMOS管的栅极均输入第一控制信号，所述第三NMOS管的源极接地，所述第一NMOS管的漏极、所述第二NMOS管的漏极和所述第三PMOS管的漏极均连接第二节点，所述第三PMOS管的源极连接电源，所述第一NMOS管的栅极、所述第二NMOS管的栅极和所述第三PMOS管的栅极均输入第二控制信号，所述第一PMOS管的源极和衬底以及所述第一NMOS管的源极和衬底均连接所述输入端，所述第二NMOS管的源极和衬底以及所述第二PMOS管的源极和衬底均连接所述输出端。本技术的开关电路导通时，由于所述第一PMOS管的衬底和所述第一NMOS管的衬底均与所述输入端短接，所述第二PMOS管的衬底和所述第二NMOS管的衬底均与所述输出端短接，促使所述第一PMOS管、所述第二PMOS管、所述第一NMOS管和所述第二NMOS管没有偏置，从而解决了所述开关电路中PMOS管和NMOS管的衬底偏置效应产生的对阈值电压的影响以及导通电阻增大等问题。同时在开关电路关闭时，给予所述第一节点P点为低电平，使得第一PMOS管和所述第二PMOS形成的寄生NPN三极管中的P为低电平，所以NPN三极管不导通,确保输出端和输入端不会透过第一管和第二PMOS管串扰,同样的，第二节点为高电平,所述第一NMOS管和所述第二NMOS管形成的寄生PNP三极管中的N点为高电平，所以PNP三极管不导通，确保输出端和输入端不会透过第一管和第二NMOS管串扰，从而解决了输出端串扰所述输入端造成的漏电风险。
附图说明
[0019]图1是一种开关电路的电路图；
[0020]图2是本技术一实施例提供的一种开关电路的电路图。
具体实施方式
[0021]以下将对本技术的一种开关电路作进一步的详细描述。下面将参照附图对本技术进行更详细的描述，其中表示了本技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本技术而仍然实现本技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本技术的限制。
[0022]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本技术由于不必要的细节而混乱。应当认为在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种开关电路，其特征在于，所述开关电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，所述开关电路具有输入端和输出端，所述第一PMOS管的漏极、所述第二PMOS管的漏极和所述第三NMOS管的漏极均连接第一节点，所述第一PMOS管的栅极、第二PMOS管的栅极和所述第三NMOS管的栅极均输入第一控制信号，所述第三NMOS管的源极接地，所述第一NMOS管的漏极、所述第二NMOS管的漏极和所述第三PMOS管的漏极均连接第二节点，所述第三PMOS管的源极连接电源，所述第一NMOS管的栅极、所述第二NMOS管的栅极和所述第三PMOS管的栅极均输入第二控制信号，所述第一PMOS管的源极和衬底以及所述第一NMOS管的源极和衬底均连接所述输入端，所述第二NMOS管的源极和衬底以及所述第二PMOS管的源极和衬底均连接所述输出端。2.如权利要求1所述的开关电路，其特征在于，所述输入端接收输入模拟信号，所述输出端输出经过所述开关电路流出的输出信号。3.如权利要求1所述的开关电路，其特征在于，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第一NMOS管、所述第二NMOS管和所述第三NMOS管的衬底均为P型衬底。4.如权利要求3所述的开关电路，其特征在于，所述第一PMOS管、所述第二PMOS管、所述...

【专利技术属性】
技术研发人员：杨家奇，
申请(专利权)人：杰平方半导体上海有限公司，
类型：新型
国别省市：