闪存存储器及其制造方法技术

本发明专利技术提供的一种闪存存储器及其制造方法，通过采用2MHZ极低频的频率，以及大于700W的高能量功率，在对介质材料层执行第一刻蚀工艺时，能够使得第一刻蚀工艺的离子以较高的能量对介质材料层进行快速且垂直于衬底方向的物理轰击，进而使得最终形成的介质层中位于第二开口侧壁的介质层获得垂直且均匀的形貌，提升产品性能，同时能够进而提升同一晶圆制备而成的闪存存储器形貌的均匀性，提升产品良率。提升产品良率。提升产品良率。

【技术实现步骤摘要】
闪存存储器及其制造方法


[0001]本专利技术涉及半导体
，特别涉及一种闪存存储器及其制造方法。

技术介绍

[0002]闪存储器是集成电路产品中一种重要的器件。闪存储器的主要特点是在不加电压的情况下能长期保持存储的信息。闪存储器具有集成度高、较快的存取速度和易于擦除等优点，因而得到广泛的应用。
[0003]目前的闪存储器分为两种类型：叠栅(stack gate)闪存存储器和分栅(split gate)闪存存储器。叠栅闪存存储器具有浮栅和位于浮栅的上方的控制栅，同一列的控制栅相连以作为字线，而目前的叠栅闪存存储器存在过擦除的问题。与叠栅闪存存储器不同的是，分栅闪存存储器在控制栅的一侧形成作为擦除栅极的字线，分栅闪存存储器能有效的避免过擦除效应，且分栅闪存存储器利用源端的热电子注入进行编程，具有更高的编程效率。
[0004]不管在叠栅(stack gate)闪存存储器和分栅(split gate)闪存存储器中，位于控制栅层上方的介质层侧壁轮廓的垂直度和均匀度是非常重要的，若其垂直度和均匀度较差，将会导致最终形成的闪存存储器品质下降，良率降低。在实际刻蚀过程中，晶圆中心区域和边缘区域的介质层易产生差异。由于晶圆中心区域刻蚀较慢且边缘较快，导致晶圆中心区域和边缘区域的介质层的侧壁的形态不一致。

技术实现思路

[0005]本专利技术的目的在于提供一种闪存存储器及其制造方法，以解决现有的分栅闪存存储器中的闪存单元编程串扰失效，而导致的闪存存储器性能较低的问题。
[0006]为解决上述技术问题，本专利技术提供一种闪存存储器的制造方法，包括：
[0007]提供衬底；
[0008]在所述衬底上依次形成介质材料层和光刻胶层，其中所述光刻胶层具有第一开口；
[0009]以所述光刻胶层为掩膜对所述介质材料层执行第一刻蚀工艺以形成介质层，并使所述第一开口延伸至所述介质层以形成第二开口，其中，所述第一刻蚀工艺的刻蚀频率为2MHZ，所述第一刻蚀工艺的功率大于700W。
[0010]可选的，所述第一刻蚀工艺为干法刻蚀。
[0011]可选的，所述第一刻蚀工艺的刻蚀气体为氩气。
[0012]可选的，所述氩气的流量大于700SCCM。
[0013]可选的，在执行所述第一刻蚀工艺时，还同通入保护气体以在形成所述第二开口的过程中，保护位于所述第二开口侧壁的所述介质层不被刻蚀。
[0014]可选的，所述保护气体包括：四氟化碳和三氟甲烷。
[0015]可选的，所述四氟化碳和所述三氟甲烷的气体配比大于1：1。
[0016]可选的，所述氩气和所述保护气体的气体配比大于5。
[0017]可选的，形成所述介质层的材料为氮化硅。
[0018]为解决上述问题，本专利技术还提供一种闪存存储器，根据如上述任意一项所述的闪存存储器的制造方法制备而成。
[0019]本专利技术的一种闪存存储器的制造方法，通过采用2MHZ极低频的频率，以及大于700W的高能量功率，在对介质材料层执行第一刻蚀工艺时，能够使得第一刻蚀工艺的离子以较高的能量对介质材料层进行快速且垂直于衬底方向的物理轰击，进而使得最终形成的介质层中位于第二开口侧壁的介质层获得垂直且均匀的形貌，提升产品性能，同时能够进而提升同一晶圆制备而成的闪存存储器形貌的均匀性，提升产品良率。
附图说明
[0020]图1是本专利技术一实施例中的闪存存储器的制造方法的流程示意图。
[0021]图2～图4是本专利技术一实施例中的闪存存储器的制造方法在其制备过程中的结构示意图。
[0022]其中，附图标记如下：
[0023]1‑
衬底；
[0024]3‑
多晶硅层；
[0025]4‑
掩模层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
40
‑
介质材料层；
[0026]5‑
抗反射层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
50
‑
抗反射材料层；
[0027]6‑
光刻胶层；
[0028]A
‑
第一开口；
[0029]B
‑
第二开口。
具体实施方式
[0030]以下结合附图和具体实施例对本专利技术提出的一种闪存存储器及其制造方法作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。本专利技术的宗旨在于：通过采用2MHZ极低频的频率，以及大于700W的高能量功率，在对介质材料层执行第一刻蚀工艺时，能够使得第一刻蚀工艺的离子以较高的能量对介质材料层进行快速且垂直于衬底方向的物理轰击，进而使得最终形成的介质层中位于第二开口侧壁的介质层获得垂直且均匀的形貌，提升产品性能，同时能够进而提升同一晶圆制备而成的闪存存储器形貌的均匀性，提升产品良率。
[0031]图1是本专利技术一实施例中的闪存存储器的制造方法的流程示意图。图2～图4是本专利技术一实施例中的闪存存储器的制造方法在其制备过程中的结构示意图；下面结合附图图2～图4对本实施例提供的闪存存储器的制造方法其各个步骤进行详细说明，下述详细说明不脱离上述专利技术主旨。
[0032]在步骤S10中，如图2所示，提供衬底1。
[0033]其中，该衬底可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合，可
以为单层结构，也可以包括多层结构。因此，衬底可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。也可以包括诸如，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
[0034]在步骤S20中，继续参图2所示，在所述衬底1上依次形成介质材料层40和光刻胶层6，其中所述光刻胶层6具有开口A。
[0035]在本实施例中，所述光刻胶层6的厚度为在本实施例中，通过设置合理的所述光刻胶层6的厚度，如此以保证刻蚀所述介质材料层40时，对需要保留的所述介质材料层40的保护，同时又能够避免材料浪费，节省成本。在本实施例中，所述光刻胶层6可以为正性光阻也可以为负性光阻，在本实施例中，不做具体限定，以实际情况为准。
[0036]在步骤S30中，参图3所示，以所述光刻胶层6为掩膜对所述介质材料层40执行第一刻蚀工艺以形成介质层4，并使所述第一开口A延伸至所述介质层4以形成第二开口B，其中，所述第一刻蚀工艺的刻蚀频率为2MHZ，所述第一刻蚀工艺的功率大于700W。
[0037]在本实施例中，由于在所述第一刻蚀工艺中采用2MHZ的极低频频率，以及大于700W的高能量的功率，如此以使得在执行所述第一刻蚀工艺时，能够使得所述第一刻蚀工艺的离子以较高的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存存储器的制造方法，其特征在于，提供衬底；在所述衬底上依次形成介质材料层和光刻胶层，其中所述光刻胶层具有第一开口；以所述光刻胶层为掩膜对所述介质材料层执行第一刻蚀工艺以形成介质层，并使所述第一开口延伸至所述介质层以形成第二开口，其中，所述第一刻蚀工艺的刻蚀频率为2MHZ，所述第一刻蚀工艺的功率大于700W。2.如权利要求1所述的闪存存储器的制造方法，其特征在于，所述第一刻蚀工艺为干法刻蚀。3.如权利要求1所述的闪存存储器的制造方法，其特征在于，所述第一刻蚀工艺的刻蚀气体为氩气。4.如权利要求3所述的闪存存储器的制造方法，其特征在于，所述氩气的流量大于700SCCM。5.如权利要求3所述的闪存存储器的制造方法...

【专利技术属性】
技术研发人员：张振兴，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：