一种基于电流镜结构的超低功耗模拟乘除法器制造技术

本发明专利技术属于集成电路以及电路运算模块设计技术领域，涉及一种基于电流镜结构的超低功耗模拟乘除法器。所述乘除法器依托于电流镜结构，包括相连的除法器模块和乘法器模块；所述除法器模块，包括N个除法单元且每个除法单元包括除法第１PMOS管、除法第2 PMOS管、除法第1开关和除法第2开关；所述乘法器模块，包括K个乘法单元且每个乘法单元包括乘法第１PMOS管、乘法第2 PMOS管、乘法第1开关和乘法第2开关；所述除法单元和乘法单元分别包括开启单元及关闭单元；输入电流信号经过除法开启单元和乘法开启单元，最后输出乘除法运算后的结果。所述乘除法器采用电流镜结构，功率低、效率高且可适用于存算一体结构，降低复杂度。降低复杂度。降低复杂度。

【技术实现步骤摘要】
一种基于电流镜结构的超低功耗模拟乘除法器


[0001]本专利技术属于集成电路以及电路运算模块设计
，涉及一种基于电流镜结构的超低功耗模拟乘除法器。

技术介绍

[0002]随着智能物联网的发展的兴起，需要大规模运算的设备或装置需求逐渐增加。基于阻变式存储器存算一体架构在卷积神经网络等运算中潜力巨大。在一些需要图像处理的智能边缘计算设备中，通常需要包含图像采集、图像预处理、神经网络运算和结果输出。除神经网络算法中的归一化过程需要除法外，图像预处理部分需要对图像进行实时处理，其中直方图均衡、均值滤波等算法中，除法操作也是无法避免的，或者同时需要进行乘法和除法。在以往，这些运算通常由软件模拟实现或者直接跳过，制约了系统的能效和精确度。实现避免除法的算法较为复杂，使用传统的数字除法会带来面积大功耗大速度慢的问题。在位数较低的运算中，采用模拟乘除法器可以达到较快的速度同时降低功耗和电路复杂度。
[0003]传统的模拟除法器主要通过两种方法实现，一种使用基于电流模式的放大器，比如电流跟随跨导放大器（Current
‑
following transconductance amplifiers，CFTA），这种有源放大器可以达到较高的增益，从而达到较为精确的乘除法结果，但是这些可能会因为使用了许多放大器而浪费许多功率，且这些放大器普遍使用双极形晶体管实现，电源电压较高且普遍需要负电源。另一种使用CMOS独特的平方特性，或者亚阈值区域的指数特性，这些乘除法器可以做到很高的带宽和较低的面积和功耗，但是由于晶体管本身的工作区域限制，其运算范围较小且功耗超过100uW，运算范围两端精度稍差。近年还有新提出的基于脉冲的模拟除法器，可以使用数字码字输出，兼容数字系统，精度很高，但它面积较大且功耗较高，速度也相对较慢。
[0004]本设计的模拟乘除法器基于电流镜技术，通过电流镜可以很方便而精确的将电流进行倍增或倍减，只需控制电流镜两端的倍数，可以同时完成电流的乘法和除法。整个过程不需近似，可以满足很大的输入输出范围和较高的精度，同时兼容数字码字，可用于边缘设备的实时除法运算。

技术实现思路

[0005]本专利技术的目的在于克服现有除法器功耗大、精度低、输入输出范围小等问题，提出了一种基于电流镜结构的超低功耗模拟乘除法器，完成任意位数的乘除法，在较低位运算中保证很低的功率和很简洁的电路；在满足速度与功耗的同时，能保证在较宽的数据输入范围内以及温度范围内对所有信号有稳定的精度，并兼容数字码字。
[0006]为了达到上述目的，本专利技术采取如下技术方案：一种基于电流镜结构的超低功耗模拟乘除法器，依托于电流镜结构，包括除法器模块和乘法器模块且除法器模块和乘法器模块相连；所述除法器模块，包括N个除法单元且每个除法单元均包括除法第１PMOS管、除法
第2 PMOS管、除法第1开关和除法第2开关；所述N个除法单元，包括除法开启单元及除法关闭单元；所述除法开启单元，指的是除法第1开关开启和除法第2开关开启的除法单元；所述除法关闭单元，指的是除法第1开关和除法第2开关关闭的除法单元；所述乘法器模块包括K个乘法单元，且每个乘法单元均包括乘法第１PMOS管、乘法第2 PMOS管、乘法第1开关和乘法第2开关；所述K个乘法单元，包括乘法开启单元以及乘法关闭单元；所述乘法开启单元，指的是乘法器模块中所有乘法第1开关和乘法第2开关开启的乘法单元；所述乘法关闭单元，指的是乘法器模块中所有乘法第1开关和乘法第2开关关闭的乘法单元；第1开关开启时，对应乘法第１PMOS管的栅极与所有除法开启单元中对应乘法第1PMOS管的栅极以及所有乘法开启单元中对应乘法第1PMOS管的栅极相连；乘法第1开关关闭时，对应乘法第１PMOS管的栅极与电源相连；乘法第2开关开启时，对应乘法第2PMOS管的栅极与输入端相连；乘法第2开关关闭时，对应乘法第2PMOS管的栅极与电源相连，乘法器模块的所有乘法第2PMOS管的漏极与输出端相连。
[0007]所述电流镜结构为共源共栅结构，包括4个PMOS管，记为PMOS1、PMOS2、PMOS3和PMOS4；所述PMOS1和PMOS3的源极与电源相连；PMOS1和PMOS3的栅极相连；PMOS1的漏极和PMOS2的源极相连；PMOS3的漏极和PMOS4的源极相连；PMOS1的漏极和PMOS1的栅极相连；PMOS2的漏极和PMOS2的栅极相连；输入端与PMOS2的漏极相连；输出端与PMOS4的漏极相连。
[0008]所述N个除法单元，即除法第1单元到除法第N单元且所述除法第1到除法第N单元分别对应除数的D0到D
N
‑1位。
[0009]所述K个乘法单元，即乘法第1单元到乘法第K单元，且所述乘法第1到乘法第K单元，分别对应乘数的M
K
‑1到M0位。
[0010]所述除法第1开关和除法第2开关的开启与关闭同步；所述乘法第1开关和乘法第2开关的开启与关闭同步。
[0011]所述N个除法单元中除法开启单元的个数为N1；除法关闭单元的个数为N
‑
N1个；且N大于等于0；N1大于等于0，小于等于N。
[0012]所述K个乘法单元中乘法开启单元的个数为K1；乘法关闭单元的个数为K
‑
K1个；且K大于等于0；K1大于等于0，小于等于K。
[0013]所述除法第1开关开启，对应除法第１PMOS管的栅极与漏极相连；除法第2开关开启，对应除法第2PMOS管的栅极、漏极与输入端相连。
[0014]所述除法第1开关关闭，对应除法第１PMOS管的栅极与电源相连；除法第2开关关闭，对应除法第2PMOS管的栅极与电源相连。
[0015]所述乘法器模块功能是对输入电流进行N位的除法；乘法器模块的功能是对输入电流进行K位的乘法；所述模拟乘除法器的工作过程，包括如下步骤：S1、将乘法器模块和除法器模块接通电源并开始工作；
S2、根据乘法的倍数，确定K1个乘法器开启单元以及K
‑
K1个乘法器关闭单元以及分布；并根据除法的倍数，确定N1个除法器开启单元以及N
‑
N1个除法器关闭单元以及分布；S3、将电流信号输入除法器模块，通过N1个除法开启单元，完成N位除法运算；S4、完成S3的N位除法运算后进入乘法器模块，通过K1个乘法开启单元，完成K位乘法运算，并输出最后计算结果。
[0016]有益效果所述一种基于电流镜结构的超低功耗模拟乘除法器，与现有模拟乘除法器相比，具有如下有益效果：1. 所述超低功耗模拟乘除法器相比数字乘除法器实现更高位数和速度，且可以在较低位运算中保证很低的功率和很简洁的电路，从而提高效率；2. 所述超低功耗模拟乘除法器相比传统BJT乘法器除法器，用全CMOS实现，可集成性好；相比传统CMOS模拟乘法器除法器，可操作范围更大，精度更高；3. 所述超低功耗模拟乘除法器使用模拟电路一步完成乘除法运算的同时完成四舍五入计和0运算，使用电流信号无需模拟电压参与，速度快；4. 所述超低功耗本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于电流镜结构的超低功耗模拟乘除法器，依托于电流镜结构，其特征在于，包括除法器模块和乘法器模块且除法器模块和乘法器模块相连；所述除法器模块，包括N个除法单元且每个除法单元均包括除法第1PMOS管、除法第2 PMOS管、除法第1开关和除法第2开关；所述N个除法单元，包括除法开启单元及除法关闭单元；所述除法开启单元，指的是除法第1开关开启和除法第2开关开启的除法单元；所述除法关闭单元，指的是除法第1开关和除法第2开关关闭的除法单元；所述乘法器模块包括K个乘法单元，且每个乘法单元均包括乘法第1PMOS管、乘法第2 PMOS管、乘法第1开关和乘法第2开关；所述K个乘法单元，包括乘法开启单元以及乘法关闭单元；所述乘法开启单元，指的是乘法器模块中所有乘法第1开关和乘法第2开关开启的乘法单元；所述乘法关闭单元，指的是乘法器模块中所有乘法第1开关和乘法第2开关关闭的乘法单元；第1开关开启时，对应乘法第1PMOS管的栅极与所有除法开启单元中对应乘法第1PMOS管的栅极以及所有乘法开启单元中对应乘法第1PMOS管的栅极相连；乘法第1开关关闭时，对应乘法第1PMOS管的栅极与电源相连；乘法第2开关开启时，对应乘法第2PMOS管的栅极与输入端相连；乘法第2开关关闭时，对应乘法第2PMOS管的栅极与电源相连，乘法器模块的所有乘法第2PMOS管的漏极与输出端相连。2.依据权利要求1所述的模拟乘除法器，其特征在于，所述电流镜结构为共源共栅结构，包括4个PMOS管，记为PMOS1、PMOS2、PMOS3和PMOS4；所述PMOS1和PMOS3的源极与电源相连；PMOS1和PMOS3的栅极相连；PMOS1的漏极和PMOS2的源极相连；PMOS3的漏极和PMOS4的源极相连；PMOS1的漏极和PMOS1的栅极相连；PMOS2的漏极和PMOS2的栅极相连；输入端与PMOS2的漏极相连；输出端与PMOS4的漏极相连。3.依据权利要求1所述的模拟乘除法器，其特征在于，所述N个除法单元，即除法第1单元到除法第N单元且所述除法第1到除法第N单元分别对应除数的D0到D

【专利技术属性】
技术研发人员：李潇然，杨镒铭，王乾，吕世东，刘自成，齐全文，刘埇，陈志铭，
申请(专利权)人：北京理工大学，
类型：发明
国别省市：