存储器装置及其操作方法制造方法及图纸

本公开提供了一种存储器装置与其操作方法。存储器装置包括：一存储器阵列，包括多个存储器单元，可用于储存多个权重值在该存储器阵列的这些存储器单元内；一乘法电路，对多个输入数据与这些权重值进行乘法，以得到多个乘法结果，其中在进行乘法时，这些存储器单元产生多个存储器单元电流；一数字式累加电路，对这些乘法结果进行一数字式累加；一模拟式累加电路，对这些存储器单元电流进行一模拟式累加以产生一第一乘积累加运算(MAC)操作结果；以及一决定单元，决定进行该模拟式累加、该数字式累加或一混合式累加，其中，在进行该混合式累加时，根据该第一乘积累加运算操作结果决定是否触发该数字式累加电路。否触发该数字式累加电路。否触发该数字式累加电路。

【技术实现步骤摘要】
存储器装置及其操作方法


[0001]本公开有关于一种具有存储器内运算(In
‑
Memory
‑
Computing(IMC))的存储器装置及其操作方法。

技术介绍

[0002]人工智能(AI)已在许多领域中成为高度有效解决方专利技术。AT的关键操作在于对大量的输入数据(如输入特征图(input feature maps))与权重值进行乘积累加运算(multiply
‑
and
‑
accumulation(MAC))。
[0003]然而，以目前的AI架构而言，容易遇到输出入瓶颈(IO bottleneck)与低效率的MAC运算流程(inefficient MAC operation flow)。
[0004]为达到高准确度，可执行具有多位输入及多位权重值的MAC操作。然而，输出入瓶颈变得更加严重，且效率将更低。
[0005]存储器内运算(In
‑
Memory
‑
Computing(IMC))可用于加速MAC运算，因为IM本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，包括：一存储器阵列，包括多个存储器单元，可用于储存多个权重值在该存储器阵列的这些存储器单元内；一乘法电路，耦接至该存储器阵列，该乘法电路对多个输入数据与这些权重值进行乘法，以得到多个乘法结果，其中在进行乘法时，这些存储器单元产生多个存储器单元电流；一数字式累加电路，耦接至该乘法电路，对这些乘法结果进行一数字式累加；一模拟式累加电路，耦接至该存储器阵列，对这些存储器单元电流进行一模拟式累加以产生一第一乘积累加运算操作结果；以及一决定单元，耦接至该数字式累加电路与该模拟式累加电路，决定进行该模拟式累加、该数字式累加或一混合式累加，其中，在进行该混合式累加时，根据该第一乘积累加运算操作结果决定是否触发该数字式累加电路。2.根据权利要求1所述的存储器装置，其中，在进行该模拟式累加时，该决定单元能启动该模拟式累加电路但不能启动该数字式累加电路；在进行该数字式累加时，该决定单元能启动该数字式累加电路但不能启动该模拟式累加电路；以及在进行该混合式累加时，该决定单元能启动该数字式累加电路与该模拟式累加电路。3.根据权利要求1所述的存储器装置，还包括：一比较器，耦接至该模拟式累加电路与该数字式累加电路，比较该第一乘积累加运算操作结果与一触发参考值以输出一触发信号至该数字式累加电路，以触发该数字式累加电路进行该数字式累加，其中，该模拟式累加电路包括一模数转换单元，耦接至该存储器阵列，这些存储器单元的这些存储器单元电流累加后输入至该模数转换单元，以转换成该第一乘积累加运算操作结果。4.根据权利要求1所述的存储器装置，其中，该数字式累加电路包括：一计数单元，耦接至该乘法电路，对这些乘法结果进行位计数以得到一第二乘积累加运算的运算结果。5.根据权利要求4所述的存储器装置，还包括一分群电路，耦接至该乘法电路与该计数单元，该分群电路对该乘法电路的这些乘法结果进行分群操作，以得到多个分群结果，且将这些分群结果输入至该计数单元。6.根据权利要求1所述的存储器装置，各这些输入数据或各这些权重值的多个位分为多个位矢量；将这些位...

【专利技术属性】
技术研发人员：胡瀚文，李永骏，林柏榕，王淮慕，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：