基于电容耦合的SRAM存算一体芯片制造技术

本发明专利技术提供一种基于电容耦合的SRAM存算一体芯片，包括：输入模块、按位乘法模块、电容衰减模块以及输出模块，通过输入模块接收输入数据；通过按位乘法模块实现输入数据与存储数据的乘法运算，得到乘法运算结果；并采用电容衰减模块，以层次化电容衰减器结构乘法运算结果的按层累加，不仅结构更加简单，而且计算时间更短，可以快速得到数字累加结果，提高乘法累加运算的能量效率以及计算吞吐。累加运算的能量效率以及计算吞吐。累加运算的能量效率以及计算吞吐。

【技术实现步骤摘要】
基于电容耦合的SRAM存算一体芯片


[0001]本专利技术涉及集成电路设计
，尤其涉及一种基于电容耦合的SRAM存算一体芯片。

技术介绍

[0002]存内计算(Compute
‑
In
‑
Memory，CIM)技术，是指把传统以计算为中心的架构转变为以数据为中心的架构，其直接利用存储器进行数据处理，从而把数据存储与计算融合在同一个芯片当中，即构成存算一体芯片，可以彻底消除冯诺依曼计算架构瓶颈，降低数据传输造成的额外功耗和性能损失。静态随机存取存储器(Static Random Access Memory，SRAM)因其高速、低功耗和高鲁棒性的特点，可被广泛用于构造存算一体芯片。
[0003]目前，存算一体芯片可以作为神经网络模型的乘法累加运算的硬件化实现，但是现有的存算一体芯片，为了实现多比特的数据累加，通常采用基于电荷的CIM结构，在模拟域使用开关阵列和额外的控制信号实现电荷共享电路，共享控制复杂，延时大，对存算一体芯片的计算性能产生极大影响。

技术实现思路

[0004]本专利技本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于电容耦合的SRAM存算一体芯片，其特征在于，包括：输入模块、按位乘法模块、电容衰减模块以及输出模块，所述输入模块、所述按位乘法模块、所述电容衰减模块以及所述输出模块依次连接；所述输入模块用于接收输入数据；所述按位乘法模块包括多个位乘法单元，每个所述位乘法单元均用于基于电容耦合原理，将所述输入数据与按位存储的存储数据的一位数据进行乘法运算，得到所述存储数据的一位数据对应的乘法运算结果；所述电容衰减模块包括两层电容衰减器阵列，第一层电容衰减器阵列中的每个第一类电容衰减器分别连接于相邻两个位乘法单元之间，第二层电容衰减器阵列中的每个第二类电容衰减器分别连接于相邻两个第一类电容衰减器之间；所述电容衰减模块用于将所述存储数据的各位数据对应的乘法运算结果进行按层累加，得到多比特数据模拟累加结果；所述输出模块用于确定并输出所述多比特数据模拟累加结果对应的数字累加结果。2.根据权利要求1所述的基于电容耦合的SRAM存算一体芯片，其特征在于，所述输入模块包括输入稀疏感知模块以及输入稀疏比较模块，所述输入稀疏感知模块与所述按位乘法模块连接；所述输出模块包括Flash模数转换模块，所述输入稀疏感知模块、所述输入稀疏比较模块以及所述Flash模数转换模块依次连接；所述输入稀疏感知模块用于将所述输入数据转换为模拟电压；所述输入稀疏比较模块用于将所述模拟电压与第一参考电压进行比较，得到第一比较结果；所述Flash模数转换模块用于基于所述第一比较结果，将所述多比特数据模拟累加结果与第二参考电压进行比较，得到第二比较结果，并将所述第二比较结果作为所述数字累加结果。3.根据权利要求2所述的基于电容耦合的SRAM存算一体芯片，其特征在于，所述SRAM存算一体芯片的工作模式包括存储操作模式以及计算操作模式；所述存储操作模式下，所述输入模块以及所述输出模块不工作；所述计算操作模式下，所述SRAM存算一体芯片对所述输入数据与所述存储数据进行乘法累加运算。4.根据权利要求2所述的基于电容耦合的SRAM存算一体芯片，其特征在...

【专利技术属性】
技术研发人员：王源，肖康林，崔小欣，
申请(专利权)人：北京大学，
类型：发明
国别省市：