存储芯片及读操作方法技术

本申请公开了一种存储芯片及读操作方法，该存储芯片包括存储阵列、第一放大锁存模块、第二放大锁存模块、数据修复模块、选择锁存模块、修复控制模块以及第一锁存模块，通过第一放大锁存模块可以锁存待读出数据于数据修复模块的输入之前，同时通过第一锁存模块对冗余替换初始地址数据进行延时，数据修复模块可以同步接收到与冗余替换相关的各种数据，能够更及时地进行每笔待读出数据的冗余替换过程，而不会影响上一次冗余替换过程，这不仅缩短了待读出数据的读取路径，而且提高了每次冗余替换的及时性，进而提高了读取速度。进而提高了读取速度。进而提高了读取速度。

【技术实现步骤摘要】
存储芯片及读操作方法


[0001]本申请涉及存储
，具体涉及一种存储芯片及读操作方法。

技术介绍

[0002]为了提高良率通常需要通过冗余替换技术来实现，存储芯片需要通过锁存模块锁存经冗余替换后的待读出数据，然后内部的地址寄存器才能进位，并触发存储芯片开始下一笔数据的读取操作。
[0003]然而，在存储芯片的上述读取操作中，每笔待读出数据都需要经过冗余替换并被锁存后才可以进行下笔数据的读取操作，这降低了存储芯片的读取速度。

技术实现思路

[0004]本申请提供一种存储芯片及读操作方法，以缓解存储芯片的读取速度较低的技术问题。
[0005]第一方面，本申请提供一种存储芯片，该存储芯片包括存储阵列、第一放大锁存模块、第二放大锁存模块、数据修复模块、选择锁存模块、修复控制模块以及第一锁存模块，第一放大锁存模块与存储阵列连接，用于读出并锁存待读出数据；第二放大锁存模块与存储阵列连接，用于读出并锁存冗余替换数据；数据修复模块与第一放大锁存模块、第二放大锁存模块连接，用于根据冗余替换使能信号、冗余替换地址数据以冗余替换本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储芯片，其特征在于，包括：存储阵列；第一放大锁存模块，所述第一放大锁存模块与所述存储阵列连接，用于读出并锁存待读出数据；第二放大锁存模块，所述第二放大锁存模块与所述存储阵列连接，用于读出并锁存冗余替换数据；数据修复模块，所述数据修复模块与所述第一放大锁存模块、所述第二放大锁存模块连接，用于根据冗余替换使能信号、冗余替换地址数据以所述冗余替换数据修复所述待读出数据；选择锁存模块，所述选择锁存模块与所述数据修复模块连接，用于根据读取地址数据选择并锁存修复后的待读出数据中的部分；修复控制模块，所述修复控制模块与所述数据修复模块连接，用于根据冗余信息数据、冗余替换标的地址数据生成所述冗余替换使能信号、所述冗余替换地址数据；以及第一锁存模块，所述第一锁存模块与所述修复控制模块连接，用于根据冗余替换初始地址数据生成所述冗余替换标的地址数据。2.根据权利要求1所述的存储芯片，其特征在于，所述第一放大锁存模块包括：第一灵敏放大器，所述第一灵敏放大器的传输端与所述存储阵列的第一传输接口连接；第二锁存模块，所述第二锁存模块的输入端与所述第一灵敏放大器的输出端连接，所述第二锁存模块的输出端与所述数据修复模块的第一输入端连接；其中，所述第一锁存模块中锁存器的数量小于所述第二锁存模块中锁存器的数量。3.根据权利要求2所述的存储芯片，其特征在于，所述第二锁存模块中锁存器的数量大于或者等于2的N次方，其中，N为大于或者等于3的整数。4.根据权利要求2所述的存储芯片，其特征在于，所述第二放大锁存模块包括：第二灵敏放大器，所述第二灵敏放大器的传输端与所述存储阵列的第二传输接口连接；第三锁存模块，所述第三锁存模块的输入端与所述第二灵敏放大器的输出端连接，所述第三锁存模块的输出端与所述数据修复模块的第二输入端连接；其中，所述第三锁存模块中锁存器的数量小于或者等于所述第二锁存模块中锁存器的数量。5.根据权利要求4所述的存储芯片，其特征在于，所述选择锁存模块包括：数据选择器，所述数据选择器的输入端与所述数据修复模块的输出端连接，用于根据所述读取地址数据选择并输出修复后的待读出数据中的部分；第四锁存模块，所述第四锁存模块的输入端与所述数据选择器的输出端连接，用于根据外部时钟信号输出修复后的待读出数据中的部分；其中，所述第四锁存模块中锁存器的数量小于所述第二锁存模块中锁存器的数量。6.根据权利要求1所述的存储芯片，其特征在于，所述冗余替换地址数据为所述冗余信息数据中的低位部分数据。7.根...

【专利技术属性】
技术研发人员：杜艳强，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：