存储芯片及操作方法技术

本申请公开了一种存储芯片及操作方法，该存储芯片包括一存储模块和一外围电路，存储模块包括第一存储器和第二存储器；外围电路与第一存储器、第二存储器连接，通过一个外围电路分时独立地驱动第一存储器或者第二存储器进行工作，与每个存储器需要一个外围电路进行驱动相比，可以节省外围电路的使用数量，进而能够减少存储芯片的面积。够减少存储芯片的面积。够减少存储芯片的面积。

【技术实现步骤摘要】
存储芯片及操作方法


[0001]本申请涉及存储
，具体涉及一种存储芯片及操作方法。

技术介绍

[0002]存储芯片不仅需要开辟一个独立且用于存放待写入数据的存储器，同时还需要有另一个独立且用于存放阵列冗余修复信息的存储器。该存储芯片中的两个存储器分别需要配置各自独立的外围电路，然而，过多数量的外围电路会占用存储芯片较多的面积。

技术实现思路

[0003]本申请提供一种存储芯片及操作方法，以缓解同一存储芯片中多个存储器需要较多数量的外围电路的技术问题。
[0004]第一方面，本申请提供一种存储芯片，该存储芯片包括一存储模块和一外围电路，存储模块包括第一存储器和第二存储器，存储模块的存储空间独立于存储芯片的存储阵列所在的存储空间之外；外围电路与第一存储器、第二存储器连接，用于驱动第一存储器、第二存储器分时独立地工作。
[0005]在其中一些实施方式中，外围电路根据读控制信号、写控制信号或者擦除控制信号中的一个驱动第一存储器或者第二存储器中的一个处于工作状态；或者，外围电路根据读控制信号、写控制信号或者擦除控制信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储芯片，其特征在于，包括：一存储模块，所述存储模块包括第一存储器和第二存储器，所述存储模块的存储空间独立于所述存储芯片的存储阵列所在的存储空间之外；和一外围电路，所述外围电路与所述第一存储器、所述第二存储器连接，用于驱动所述第一存储器、第二存储器分时独立地工作。2.根据权利要求1所述的存储芯片，其特征在于，所述外围电路根据读控制信号、写控制信号或者擦除控制信号中的一个驱动所述第一存储器或者所述第二存储器中的一个处于工作状态；或者，所述外围电路根据读控制信号、写控制信号或者擦除控制信号中的另一个驱动所述第一存储器或者所述第二存储器中的另一个处于工作状态。3.根据权利要求2所述的存储芯片，其特征在于，所述外围电路响应于接收到的所述写控制信号，控制所述第一存储器执行写操作，以存储待写入数据；所述外围电路响应于接收到的所述读控制信号，并根据地址数据控制所述第二存储器执行读操作、及存储所述读操作的结果。4.根据权利要求1所述的存储芯片，其特征在于，所述外围电路包括：行译码电路，所述行译码电路与所述第一存储器、所述第二存储器连接，用于选择所述第一存储器或者所述第二存储器；至少一个写驱动电路，所述写驱动电路与所述第一存储器、所述第二存储器连接，用于驱动所述行译码电路选择出的所述第一存储器或者所述第二存储器执行写操作；至少一个读灵敏放大器电路，所述读灵敏放大器电路与所述第一存储器、所述第二存储器连接，用于驱动所述行译码电路选择出的所述第一存储器或者所述第二存储器执行读操作；以及读写时序控制电路，所述读写时序控制电路与所述行译码电路、所述写驱动电路以及所述读灵敏放大器电路连接，用于控制所述行译码电路、所述写驱动电路以及所述读灵敏放大器电路有序工作。5.根据权利要求4所述的存储芯片，其特征在于，所述读写时序控制电路包括：第一输入接口，所述第一输入接口用于接入待写入数据或者地址数据中的一个；和第二输入接口，所述第二输入接口用于接入所述待写入数据或者所述地址数据中的另一个；其中，所述读写时序控制电路响应于接收到的写控制信号，控制所述写驱动电路对所述行译码电路选择出的所述第一存储器执行写操作，以存储待写入数据；所述读写时序控制电路响应于接收到的读控制信号，并根据地址数据中的地址高位数据控制所述读灵敏放大器电路对...

【专利技术属性】
技术研发人员：杜艳强，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：