半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底，基底包括第一导电结构和器件结构，所述基底还包括第一介质层、第二介质层、刻蚀停止层，第二介质层内具有电阻层；在第二介质层内形成第一开口和第二开口，第一开口底部暴露出第一导电结构上的刻蚀停止层，第二开口底部暴露出电阻层；采用选择性成膜工艺，在暴露的电阻层表面形成中间导电膜；在形成中间导电膜后，对暴露的刻蚀停止层进行刻蚀，直至暴露出第一导电结构表面；对暴露的刻蚀停止层进行刻蚀后，在第一开口内形成第二导电结构；在对暴露的刻蚀停止层进行刻蚀后，在第二开口内形成第三导电结构。从而，能够在降低半导体结构制造工艺难度的同时，使半导体结构的性能和可靠性较好。可靠性较好。可靠性较好。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]目前，在半导体制造过程中，采用刻蚀工艺在层间介质层中形成开口，随后在开口中沉积导电材料，形成电连接结构，以用于半导体器件之间的电连接是一种广泛使用的工艺。
[0003]然而，现有的半导体结构难以在降低半导体结构的制造工艺难度的同时，兼顾半导体结构的性能和可靠性。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以在降低半导体结构的制造工艺难度的同时，使半导体结构的性能和可靠性较好。
[0005]为解决上述技术问题，本专利技术的技术方案提供一种半导体结构，包括：基底，所述基底包括第一导电结构和器件结构，所述基底还包括位于所述第一导电结构和器件结构之间的第一介质层、位于第一介质层上的第二介质层、以及位于第一介质层和第二介质层之间的刻蚀停止层，所述第二介质层内具有电阻层；位于第二介质层内的第二导电结构，所述第二导电结构贯穿刻蚀停止层，所述第二导电结构与第一导电结构顶面接触；位于第二介质层内的中间导电膜，所述中间导电膜还位于所述电阻层顶面；位于第二介质层内的第三导电结构，所述第三导电结构还位于所述中间导电膜表面。
[0006]可选的，所述中间导电膜的材料包括无氟钨。
[0007]可选的，所述中间导电膜的厚度在2纳米以上。
[0008]可选的，所述第二导电结构的材料包括含氟钨，所述第三导电结构的材料包括含氟钨。<br/>[0009]可选的，所述第一导电结构的材料包括钴。
[0010]可选的，所述电阻层的材料包括氮化钛。
[0011]相应的，本专利技术的技术方案还提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一导电结构和器件结构，所述基底还包括位于所述第一导电结构和器件结构之间的第一介质层、位于第一介质层上的第二介质层、以及位于第一介质层和第二介质层之间的刻蚀停止层，所述第二介质层内具有电阻层；在所述第二介质层内形成第一开口和第二开口，所述第一开口底部暴露出第一导电结构上的刻蚀停止层，所述第二开口底部暴露出电阻层；采用选择性成膜工艺，在暴露的电阻层表面形成中间导电膜；在形成中间导电膜后，对暴露的刻蚀停止层进行刻蚀，直至暴露出第一导电结构表面；在对暴露的刻蚀停止层进行刻蚀后，在第一开口内形成第二导电结构；在对暴露的刻蚀停止层进行刻蚀后，在第二开口内形成第三导电结构。
[0012]可选的，所述中间导电膜的材料包括无氟钨。
[0013]可选的，所述电阻层的材料包括氮化钛。
[0014]可选的，形成所述无氟钨的选择性成膜工艺包括选择性原子层沉积工艺。
[0015]可选的，所述选择性原子层沉积工艺采用的反应气体包括五氯化钨。
[0016]可选的，所述选择性原子层沉积工艺的参数还包括：采用的反应气体还包括氢气；反应温度为350摄氏度～450摄氏度。
[0017]可选的，在形成第二导电结构的同时，形成第三导电结构，其中，所述第二电结构和第三导电结构的材料包括含氟钨。
[0018]可选的，形成所述含氟钨的工艺包括选择性金属沉积工艺。
[0019]可选的，所述选择性金属沉积工艺采用的反应气体包六氟化钨。
[0020]可选的，中间导电膜的厚度在2纳米以上，并且，中间导电膜的厚度小于第二开口的深度。
[0021]可选的，对暴露的刻蚀停止层进行刻蚀的方法包括：在形成中间导电膜后，回刻蚀暴露的刻蚀停止层，直至暴露出第一导电结构表面。
[0022]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0023]本专利技术的技术方案提供的半导体结构的形成过程中，在形成第一开口和第二开口后，形成第二导电结构和第三导电结构。因此，不仅使得第一开口和第二开口的图形可以通过一个掩膜层进行图形传递，减少了掩膜层的数量、对第二介质层进行的刻蚀步骤的次数。并且，能够以一个平坦化步骤平坦化第二导电结构的材料和第三导电结构的材料，以形成第二导电结构和第三导电结构。从而，简化了半导体结构的制造工艺、降低半导体结构的制造工艺难度。在此基础上，由于第一介质层和第二介质层之间具有刻蚀停止层，并且，在对暴露的刻蚀停止层进行刻蚀之前，采用选择性成膜工艺，在暴露的电阻层表面形成中间导电膜，因此，一方面，实现了以采用选择性成膜工艺，在电阻层表面选择性的形成中间导电膜的材料，从而，以简单的工艺步骤，实现了所述中间导电膜的形成。另一方面，中间导电膜能够在形成第二导电结构的过程中保护电阻层，减少形成第二导电结构的工艺对电阻层的损耗，使电阻层能够通过中间导电膜，与第三导电结构之间形成良好的电性连接，从而，半导体结构的性能和可靠性好。综上，所述半导体结构的形成方法能够在降低半导体结构的制造工艺难度的同时，使半导体结构的性能和可靠性较好。
[0024]进一步，由于所述中间导电膜的材料包括无氟钨，所述中间导电膜与第一导电结构均为金属材料，因此，能够以同一个选择性金属沉积工艺同时形成第二导电结构和第三导电结构，进一步简化半导体结构的形成工艺。
[0025]进一步，由于选择性原子层沉积工艺所采用的反应气体包括五氯化钨，使得选择性原子层沉积工艺具有对于材料具有高选择性，极易在例如是氮化钛以及含氟钨、铝等金属表面生长，因此，当所述电阻层的材料包括上述材料时，通过所述选择性原子层沉积工艺能够高选择性的在电阻层表面形成中间导电膜的材料，从而，形成中间导电膜的步骤少、工艺窗口大且易于实现。
附图说明
[0026]图1至图3是一种半导体结构的形成方法各步骤的剖面结构示意图；
[0027]图4至图9是本专利技术一实施例的半导体结构形成过程的剖面结构示意图。
具体实施方式
[0028]正如
技术介绍
所述，现有的半导体结构难以在降低半导体结构的制造工艺难度的同时，兼顾半导体结构的性能和可靠性，以下结合附图进行详细说明。
[0029]图1至图3是一种半导体结构的形成方法各步骤的剖面结构示意图。
[0030]请参考图1，提供基底(未图示)，所述基底包括介质层100，在介质层100内分别具有第一导电层110和电阻层120。
[0031]所述第一导电层110的材料为钴，所述电阻层120的材料为氮化钛。
[0032]请继续参考图1，在介质层100内形成第一开口131和第二开口132，其中，第一开口131底部暴露出第一导电层110顶面，第二开口132底部暴露出电阻层120顶面。
[0033]请参考图2，采用选择性钨沉积工艺，在第一开口131内形成第一插塞140，所述第一插塞140与第一导电层110顶面接触。
[0034]所述第一插塞140的材料包括钨，钨的电阻低，能够有效减小半导体结构的寄生电阻，提升半导体结构的性能。
[0035]请参考图3，在第二开口132内形成第二插塞150。
[0036]随着工艺节点进一步减小，第一导电层110本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，所述基底包括第一导电结构和器件结构，所述基底还包括位于所述第一导电结构和器件结构之间的第一介质层、位于第一介质层上的第二介质层、以及位于第一介质层和第二介质层之间的刻蚀停止层，所述第二介质层内具有电阻层；位于第二介质层内的第二导电结构，所述第二导电结构贯穿刻蚀停止层，所述第二导电结构与第一导电结构顶面接触；位于第二介质层内的中间导电膜，所述中间导电膜还位于所述电阻层顶面；位于第二介质层内的第三导电结构，所述第三导电结构还位于所述中间导电膜表面。2.如权利要求1所述的半导体结构，其特征在于，所述中间导电膜的材料包括无氟钨。3.如权利要求1所述的半导体结构，其特征在于，所述中间导电膜的厚度在2纳米以上。4.如权利要求1所述的半导体结构，其特征在于，所述第二导电结构的材料包括含氟钨，所述第三导电结构的材料包括含氟钨。5.如权利要求1所述的半导体结构，其特征在于，所述第一导电结构的材料包括钴。6.如权利要求1所述的半导体结构，其特征在于，所述电阻层的材料包括氮化钛。7.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一导电结构和器件结构，所述基底还包括位于所述第一导电结构和器件结构之间的第一介质层、位于第一介质层上的第二介质层、以及位于第一介质层和第二介质层之间的刻蚀停止层，所述第二介质层内具有电阻层；在所述第二介质层内形成第一开口和第二开口，所述第一开口底部暴露出第一导电结构上的刻蚀停止层，所述第二开口底部暴露出电阻层；采用选择性成膜工艺，在暴露的电阻层表面形成中间导电膜；在形成中间导电膜后，对暴露的刻蚀停止层进行刻蚀，直...

【专利技术属性】
技术研发人员：于海龙，荆学珍，郭雯，段超，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：