阶梯电路板镀金压合结构制作方法技术

本发明专利技术提供了一种阶梯电路板镀金压合结构制作方法，包括：使用内层镀软金、贴茶色胶、阶梯空腔处流胶的控制、揭盖等步骤。本发明专利技术在阶梯电路板的内层镀软金，而镀软金的硬度比较小、质地柔软，且软金的纯度高，因此，提高了焊接的可靠性，可防止客户上元器件后脱落的风险，有利于确保元器件在恶劣环境中不出意外。有利于确保元器件在恶劣环境中不出意外。有利于确保元器件在恶劣环境中不出意外。

【技术实现步骤摘要】
阶梯电路板镀金压合结构制作方法


[0001]本专利技术涉及电路板制造领域，特别涉及一种阶梯电路板镀金压合结构制作方法。

技术介绍

[0002]在电子行业现在处在高速发展阶段，尤其是应用于航天航空领域的电路板，该电路板对焊接可靠性问题要求比较严，必须确保元器件在恶劣环境中不出意外，特别是要防止焊接元器件后因焊接不可靠产生脱落的问题。但是，当元器件焊接到阶梯电路板上时，由于常规的镀金表面硬度较大，会导致元器件与其焊接时产生可靠性问题，例如，元器件焊接后可能产生的脱落风险。

技术实现思路

[0003]本专利技术提供了一种阶梯电路板镀金压合结构制作方法，以解决至少一个上述技术问题。
[0004]为解决上述问题，作为本专利技术的一个方面，提供了一种阶梯电路板镀金压合结构制作方法，包括：
[0005]步骤1，生产L1/2层内层盲孔与线路，根据L1/2层涨缩系数生产下面其它层次，防止涨缩异常压合叠层偏位短路；
[0006]步骤2，L1/2开料
‑‑
钻孔1
‑‑
沉铜
‑‑
板镀
‑‑
镀孔干膜
‑‑
镀孔
‑‑
内光成像
‑‑
内光蚀刻
‑‑
内层打靶
‑‑
内层AOI，按此正常内层流程制作出L1/2机械盲孔与内层线路；
[0007]步骤3，L3/L4开料，测量L1/2内层蚀刻后涨缩系数，做L3内层镀软金图形；
[0008]步骤4，镀软金：在L3内层给阶梯空腔处按图形将软金镀在L3内层的板面上；
[0009]步骤5，退膜：镀软金后将镀软金的图形干膜退掉，制作L3/L4内层线路图形；
[0010]步骤6，内光成像2：做出L3/L4内层线路图形，但是做图形时必须将镀软金处用干膜覆盖，防止内层蚀刻时将金面腐蚀掉；
[0011]步骤7，内层蚀刻，退膜：形成内层L3/L4线路图形；
[0012]步骤8，贴茶色胶：用茶色胶将内层L3层的软金图形金面覆盖保护；
[0013]步骤9，PP层开料，测量L1
‑
2内层蚀刻后涨缩系数，按L1
‑
2内层蚀刻后系数钻出PP定位孔；
[0014]步骤10，锣P层P；将PP层按阶梯空腔处锣空待用，但是锣PP时空腔处大小在原客户设计大小的基础上单边加大3mil，防止压合流胶严重，避免流胶污染金面不好处，锣PP锣带系数参考1
‑
2内层蚀刻后系数锣PP，避免锣的空腔位置与L1
‑
2层内层阶梯位置不对称导致报废；
[0015]步骤11，L1/4层制作，棕化、压合、芯板过棕化后，将L1
‑
4内层芯板与PP全部压合在一起，形成外层铜板；
[0016]步骤12，除胶、将压合板面残胶用化学高锰酸钾处理掉；
[0017]步骤13，测涨缩，将外层铜板的涨缩系数测量出来，钻孔生产按此系数生产；
[0018]步骤14，钻孔、将外层铜板的孔钻出来，形成通孔；
[0019]步骤15，沉铜、板镀、使用化学沉积的方式将所述通孔孔壁金属化，再使用板镀的方式将孔铜及面铜加厚5
‑
8um；将孔与外层铜连接,并形成导通通道；
[0020]步骤16，外光成像，将铜板贴上一层感光性干膜，使用菲林进行选择性曝光、显影外层线路；
[0021]步骤17，镀铜、使用电镀的方式，对露出铜的线路、孔内、焊盘加镀到客户需要的铜厚要求；
[0022]步骤18，外层镀软金；使用电镀的方式，对露出铜的线路、孔内、焊盘加镀到客户需要的软金厚要求；
[0023]步骤19，外层蚀刻、先退膜，将要蚀刻的铜全部裸露出来，蚀刻将退膜后裸露出来的铜全部蚀刻掉，形成线路；
[0024]步骤20，外层AOI，检查是否有其它异常问题；
[0025]步骤21，印阻焊，将线路板上印一层阻焊油墨，使用菲林进行选择性曝光、显影形成有效焊接位图形；
[0026]步骤22，控深铣；将之前L1
‑
L2层对应于内层镀有软金与贴茶色胶的部分用控深铣的方法，铣到可以揭盖，但是不可以伤到茶色胶；
[0027]步骤23，揭盖；控深铣后将揭盖，形成阶梯状板子，将内层茶色胶撕掉，露出内层镀软金金面；
[0028]步骤24，正常电测、铣板、终检、出货。
[0029]在上述技术方案中，本专利技术在阶梯电路板的内层镀软金，而镀软金的硬度比较小、质地柔软，且软金的纯度高，因此，提高了焊接的可靠性，可防止客户上元器件后脱落的风险，有利于确保元器件在恶劣环境中不出意外。
附图说明
[0030]图1示意性地示出了本专利技术结构示意图；
[0031]图2示意性地示出了探深铣后的结构示意图；
[0032]图3示意性地示出了去除茶色胶后的结构示意图。
[0033]图中附图标记：1、L1/L2层；2、L3/L4层；3、PP层；4、盲孔；5、锣PP时空腔；6、茶色胶；7、镀软金；8、控深铣区域。
具体实施方式
[0034]以下对本专利技术的实施例进行详细说明，但是本专利技术可以由权利要求限定和覆盖的多种不同方式实施。
[0035]本专利技术提供了一种阶梯电路板镀金压合结构及制作方法，主要用于解决元器件焊接可靠性问题，包括：使用内层镀软金、贴茶色胶、阶梯空腔处流胶的控制(铣PP开窗大小)、揭盖等，具体包括以下步骤：
[0036]步骤1、首先生产L1/2层内层盲孔与线路，根据L1/2层涨缩系数生产下面其它层次，防止涨缩异常压合叠层偏位短路；
[0037]步骤2、L1/2开料
‑‑
钻孔1
‑‑
沉铜
‑‑
板镀
‑‑
镀孔干膜
‑‑
镀孔
‑‑
内光成像
‑‑
内光蚀
刻
‑‑
内层打靶
‑‑
内层AOI，按此正常内层流程制作出L1/2机械盲孔与内层线路；
[0038]步骤3首先开料，测量(L1
‑
2内层蚀刻后涨缩系数)，做内层L3/L4内层镀软金图形；
[0039]步骤4镀软金；在内层给阶梯空腔处按图形将软金镀在板面上；
[0040]步骤5退膜；镀软金后将镀软金的图形干膜退掉，制作内层线路图形；
[0041]步骤6内光成像2；做出L3/L4内层线路图形，但是做图形时必须将镀软金处用干膜覆盖，防止内层蚀刻时将金面腐蚀掉；
[0042]步骤7内层蚀刻，退膜；形成内层L3/L4线路图形；
[0043]步骤8贴茶色胶，茶色胶将内层L3层的金面覆盖保护。将内层阶梯空腔处的地方在内层先做内光镀软金图形，退膜后在做内光线路，蚀刻后形成内层线路图形，用贴茶色胶的方式将镀软金的地方覆盖，防止压合时流胶与揭盖时污染损伤金面。
[0044]步骤本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阶梯电路板镀金压合结构制作方法，其特征在于，包括：步骤1，生产L1/2层内层盲孔与线路，根据L1/2层涨缩系数生产下面其它层次，防止涨缩异常压合叠层偏位短路；步骤2，L1/2开料
‑‑
钻孔1
‑‑
沉铜
‑‑
板镀
‑‑
镀孔干膜
‑‑
镀孔
‑‑
内光成像
‑‑
内光蚀刻
‑‑
内层打靶
‑‑
内层AOI，按此正常内层流程制作出L1/2机械盲孔与内层线路；步骤3，L3/L4开料，测量L1/2内层蚀刻后涨缩系数，做L3内层镀软金图形；步骤4，镀软金：在L3内层给阶梯空腔处按图形将软金镀在L3内层的板面上；步骤5，退膜：镀软金后将镀软金的图形干膜退掉，制作L3/L4内层线路图形；步骤6，内光成像2：做出L3/L4内层线路图形，但是做图形时必须将镀软金处用干膜覆盖，防止内层蚀刻时将金面腐蚀掉；步骤7，内层蚀刻，退膜：形成内层L3/L4线路图形；步骤8，贴茶色胶：用茶色胶将内层L3层的软金图形金面覆盖保护；步骤9，PP层开料，测量L1
‑
2内层蚀刻后涨缩系数，按L1
‑
2内层蚀刻后系数钻出PP定位孔；步骤10，锣P层P；将PP层按阶梯空腔处锣空待用，但是锣PP时空腔处大小在原客户设计大小的基础上单边加大3mil，防止压合流胶严重，避免流胶污染金面不好处，锣PP锣带系数参考1
‑

【专利技术属性】
技术研发人员：刘鑫，王一雄，杨广元，
申请(专利权)人：深圳市迅捷兴科技股份有限公司，
类型：发明
国别省市：