一种集成电路具有角落区以及角落区之间的非角落区，且包括半导体衬底、导电垫、钝化层、后钝化层、第一导电柱以及第二导电柱。导电垫配置在半导体衬底上。钝化层以及后钝化层依序地配置在导电垫上。第一导电柱以及第二导电柱配置在后钝化层上且与导电垫电连接。第一导电柱配置在角落区中且第二导电柱配置在非角落区中。每一第一导电柱具有主体部以及与主体部连接的突出部。第一导电柱的主体部的中心轴与第一导电柱的突出部的中心轴有偏移。与第一导电柱的突出部的中心轴有偏移。与第一导电柱的突出部的中心轴有偏移。
【技术实现步骤摘要】
集成电路、半导体封装以及半导体封装的制造方法
[0001]本专利技术实施例涉及一种集成电路、半导体封装以及半导体封装的制造方法。更具体来说，本专利技术实施例涉及一种导电柱的主体部与突出部的中心轴有偏移的集成电路、半导体封装以及半导体封装的制造方法。
技术介绍
[0002]半导体集成电路(integrated circuit，IC)行业已经历快速增长。在此增长的过程中，装置的功能密度一般会因装置特征大小而增大。此种按比例缩小工艺一般通过提高生产效率、降低成本及/或改善性能来提供益处。此种按比例缩小也增加了处理及制造IC的复杂性。为实现这些进步，需要发展IC制作
技术实现思路
[0003]一种集成电路具有角落区以及所述角落区之间的非角落区并且包括半导体衬底、导电垫、钝化层、后钝化层、第一导电柱以及第二导电柱。所述导电垫配置在所述半导体衬底上。所述钝化层以及所述后钝化层依序地配置在所述导电垫上。所述第一导电柱以及所述第二导电柱配置在所述后钝化层上且与所述导电垫电连接。所述第一导电柱配置在所述角落区中且所述第二导电柱配置在所述非角落区中。每一所述第一导电柱具有主体部以及与所述主体部连接的突出部。所述第一导电柱的所述主体部的中心轴与所述第一导电柱的所述突出部的中心轴有偏移。
[0004]一种半导体封装包括电路衬底、集成电路以及包封体。所述集成电路配置在所述电路衬底上。所述集成电路具有角落区以及所述角落区之间的非角落区。所述集成电路包括半导体衬底、导电垫、钝化层、后钝化层、第一导电柱以及第二导电柱。所述导电垫配置在所述半导体衬底上。所述钝化层以及所述后钝化层依序地配置在所述导电垫上。所述第一导电柱以及所述第二导电柱配置在所述后钝化层上且与所述导电垫电连接。所述第一导电柱配置在所述角落区中且所述第二导电柱配置在所述非角落区中。每一所述第一导电柱具有主体部以及与所述主体部连接的突出部。所述第一导电柱的所述突出部从俯视图来看是椭圆形的。所述包封体在所述电路衬底上且包封所述集成电路。
[0005]一种半导体封装的制造方法至少包括以下步骤。形成具有角落区以及所述角落区之间的非角落区的集成电路。所述集成电路通过至少以下步骤形成。提供半导体晶片。在所述半导体晶片上形成导电垫。在所述导电垫上形成钝化层。所述钝化层具有部分暴露出每一所述导电垫的第一开口。在所述钝化层上以及所述第一开口中形成后钝化层。所述后钝化层具有位于所述角落区的第二开口以及位于所述非角落区的第三开口。所述第二开口以及所述第三开口部分暴露出所述导电垫。每一所述导电垫的中心轴与对应的所述第二开口的中心轴有偏移。每一所述导电垫的所述中心轴与对应的所述第三开口的中心轴同轴。在所述后钝化层上形成导电柱以填满所述第二开口以及所述第三开口。在所述导电柱上形成导电端子。将所述集成电路通过所述导电端子接合到所述电路衬底。
附图说明
[0006]结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并未按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
[0007]图1A至图1J是根据本公开的一些实施例的集成电路的制造工艺的示意性剖视图。
[0008]图2是图1D的示意性俯视图。
[0009]图3是根据本公开的一些替代性实施例的集成电路的示意性剖视图。
[0010]图4是根据本公开的一些替代性实施例的集成电路的示意性剖视图。
[0011]图5是图4中的集成电路的示意性俯视图。
[0012]图6是根据本公开的一些替代性实施例的集成电路的示意性俯视图。
[0013]图7A至图7C是根据本公开的一些实施例的半导体封装的制造工艺的示意性剖视图。
[0014]附图标号说明
[0015]10:半导体封装
[0016]110:半导体衬底
[0017]110
’
:半导体晶片
[0018]120:内连线结构
[0019]122:层间介电层
[0020]124:图案化导电层
[0021]130:介电层
[0022]140:导电垫
[0023]150:钝化层
[0024]160:后钝化层
[0025]170:第一导电柱
[0026]170a、180a:主体部
[0027]170b、180b:突出部
[0028]180:第二导电柱
[0029]190、400:导电端子
[0030]300:包封体
[0031]C1:第一导电层
[0032]C2:第二导电层
[0033]C3:第三导电层
[0034]CA
140
、CA
170
、CA
170a
、CA
170b
、CA
180
、CA
180a
、CA
180b
、CA
OP1
、CA
OP2
、CA
OP3
、CA
OP4
、CA
OP5
:中心轴
[0035]CR:角落区
[0036]CT:中心
[0037]D1、D2:距离
[0038]DR1:第一方向
[0039]DR2:第二方向
[0040]DRD:对角线方向
[0041]IC1、IC2、IC3、IC4:集成电路
[0042]LA、LB:长轴
[0043]LG:脚部
[0044]NCR:非角落区
[0045]OP、OP1、OP2、OP3、OP4、OP5:开口
[0046]PR:图案化光刻胶层
[0047]R1、R2、R3、R4、R5、R6:区
[0048]RP:布线图案
[0049]SL:晶种层
[0050]S1:第一表面
[0051]S2:第二表面
[0052]SUB:电路衬底
[0053]SW1:第一侧壁
[0054]SW2:第二侧壁
[0055]SW3:第三侧壁
[0056]SW4:第四侧壁
[0057]SW5:第五侧壁
[0058]SW6:第六侧壁
[0059]SW7:第七侧壁
[0060]SW8:第八侧壁
[0061]UF:底部填充胶层
[0062]t1:第一厚度
[0063]t2:第二厚度
[0064]t3:第三厚度
[0065]t4:第四厚度
[0066]t5:第五厚度
[0067]t6:第六厚度
[0068]θ1、θ2:夹角
具体实施方式
[0069]以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种集成电路，具有角落区以及所述角落区之间的非角落区，且包括：半导体衬底；导电垫，配置在所述半导体衬底上；钝化层以及后钝化层，依序地配置在所述导电垫上；以及第一导电柱以及第二导电柱，配置在所述后钝化层上且与所述导电垫电连接，其中所述第一导电柱配置在所述角落区中且所述第二导电柱配置在所述非角落区中，每一所述第一导电柱具有主体部以及与所述主体部连接的突出部，且所述第一导电柱的所述主体部的中心轴与所述第一导电柱的所述突出部的中心轴有偏移。2.根据权利要求1所述的集成电路，其中每一所述第二导电柱具有主体部以及与所述主体部连接的突出部，且所述第二导电柱的所述主体部的中心轴与所述第二导电柱的所述突出部的中心轴同轴。3.根据权利要求2所述的集成电路，其中所述第一导电柱的所述突出部的体积等于所述第二导电柱的所述突出部的体积。4.根据权利要求1所述的集成电路，其中所述第一导电柱的所述主体部的第一侧壁与所述第一导电柱的所述突出部的第一侧壁之间的距离为D1，所述第一导电柱的所述主体部的第二侧壁与所述第一导电柱的所述突出部的第二侧壁之间的距离为D2，D1大于D2，且1<D1/D2<3。5.一种半导体封装，包括：电路衬底；集成电路，配置在所述电路衬底上，其中所述集成电路具有角落区以及所述角落区之间的非角落区，且包括：半导体衬底；导电垫，配置在所述半导体衬底上；钝化层以及后钝化层，依序地配置在所述导电垫上；以及第一导电柱以及第二导电柱，配置在所述后钝化层上且与所述导电垫电连接，其中所述第一导电柱配置在所述角落区中且所述第二导电柱配置在所述非角落区中，每一所述第一导电柱具有主体部以及与所述主体部连接的突出部，所述第一导电柱的所述突出部从俯视图来看是椭圆形的；以及包封体，位于所述电路衬底上且包封所述集成电路。6.根据权利要求5所述的半导体封装，其中每一所述第二导电...
【专利技术属性】
技术研发人员：朱强瑞，萧景文，刘浩君，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。