存储芯片及操作方法技术

本申请公开了一种存储芯片及操作方法，该存储芯片包括一第一引脚、一第一输入缓冲器以及一第一开关和/或一第二引脚、一电平转换缓冲器以及一第二开关，通过第一输入缓冲器、第一开关的分时工作，既可以在第一时段中自第一引脚传输正常工作信号至第一传输端，又可以实现在第二时段中自第一引脚传输第一外部高压信号至第二传输端，这样可以在不增加引脚数量的基础上采用第一外部高压信号进行测试工作。的基础上采用第一外部高压信号进行测试工作。的基础上采用第一外部高压信号进行测试工作。

【技术实现步骤摘要】
存储芯片及操作方法


[0001]本申请涉及存储
，具体涉及一种存储芯片及操作方法。

技术介绍

[0002]存储芯片在测试过程中需要用到对应的高压以完成测试工作，该测试过程中的高压仅能够采用存储芯片的内部高压，而没有办法在不增加存储芯片的引脚数量的基础上引入外部高压来完成测试工作。

技术实现思路

[0003]本申请提供一种存储芯片及操作方法，以解决在不增加引脚数量的基础上无法采用外部高压进行测试工作的技术问题。
[0004]第一方面，本申请提供一种存储芯片，该存储芯片包括一第一引脚、一第一输入缓冲器以及一第一开关和/或一第二引脚、一电平转换缓冲器以及一第二开关，第一输入缓冲器的输入端与第一引脚连接，第一输入缓冲器的控制端与第一控制端连接，第一输入缓冲器的输出端与第一传输端连接，第一输入缓冲器工作于第一时段；第一开关的输入端与第一引脚连接，第一开关的控制端与第一使能端连接，第一开关的输出端与第二传输端连接，第一开关工作于第二时段；和/或，电平转换缓冲器的输入端与第二引脚连接，电平转换缓冲器的控制端与第二控制端连接，电平转换缓冲器的输出端与第三传输端连接，电平转换缓冲器工作于第一时段；第二开关的输入端与第二引脚连接，第二开关的控制端与第二使能端连接，第二开关的输出端与第四传输端连接，第二开关工作于第二时段，且第二时段与第一时段在时序上相互不重叠。
[0005]在其中一些实施方式中，存储芯片还包括第三引脚、第三输入缓冲器以及第一数据选择器和/或第四引脚、第四输入缓冲器以及第二数据选择器，第三输入缓冲器的输入端与第三引脚连接；第一数据选择器的第一输入端与第一输入缓冲器的输出端连接，第一数据选择器的第二输入端与第三输入缓冲器的输出端连接，第一数据选择器的选择端与测试控制端连接，第一数据选择器的输出端与第五传输端连接；和/或，第四输入缓冲器的输入端与第四引脚连接；第二数据选择器的第一输入端与电平转换缓冲器的输出端连接，第二数据选择器的第二输入端与第四输入缓冲器的输出端连接，第二数据选择器的选择端与测试控制端连接，第二数据选择器的输出端与第六传输端连接。
[0006]在其中一些实施方式中，第一数据选择器或者第二数据选择器包括反相器、第一晶体管、第二晶体管、第三晶体管以及第四晶体管，反相器的输入端与测试控制端连接；第一晶体管的第一极与第三输入缓冲器的输出端或者第四输入缓冲器的输出端连接，第一晶体管的控制极与反相器的输出端连接，第一晶体管的第二极与第五传输端或者第六传输端连接，第一晶体管为P沟道型晶体管；第二晶体管的第一极与第一晶体管的第一极连接，第二晶体管的控制极与反相器的输入端连接，第二晶体管的第二极与第一晶体管的第二极连接，第二晶体管为N沟道型晶体管；第三晶体管的第一极与第一引脚连接，第三晶体管的控
制极与第二晶体管的控制极连接，第三晶体管的第二极与第二晶体管的第二极连接，第三晶体管为P沟道型晶体管；第四晶体管的第一极与第三晶体管的第一极连接，第四晶体管的控制极与反相器的输出端连接，第四晶体管的第二极与第三晶体管的第二极连接，第四晶体管为N沟道型晶体管。
[0007]第二方面，本申请提供一种上述至少一实施方式中的存储芯片的操作方法，该操作方法包括：配置第一控制端用于传输第一控制信号；第一控制信号在第二时段中控制第一输入缓冲器处于非工作状态；第一外部高压信号在第二时段中依次经第一引脚、第一开关传输至第二传输端；和/或，配置第二控制端用于传输第二控制信号；第二控制信号在第二时段中控制电平转换缓冲器处于非工作状态；第二外部高压信号在第二时段中依次经第二引脚、第二开关传输至第四传输端。
[0008]在其中一些实施方式中，操作方法还包括：配置第一使能端用于传输第一使能信号；第一使能信号在第一时段中控制第一开关处于断开状态；片选信号在第一时段中依次经第一引脚、第一输入缓冲器传输至第一传输端；和/或，配置第二使能端用于传输第二使能信号；第二使能信号在第一时段中控制第二开关处于断开状态；时钟信号在第一时段中依次经第二引脚、电平转换缓冲器传输至第三传输端。
[0009]在其中一些实施方式中，操作方法还包括：配置存储芯片的第三引脚、第四引脚依次分别用于传输第一外部信号、第二外部信号；配置第一外部信号、第二外部信号中的至少一个的高电位持续时段为第一时段；配置第一外部信号、第二外部信号中的至少一个的低电位持续时段为第二时段。
[0010]在其中一些实施方式中，操作方法还包括：配置存储芯片内部的测试控制端用于传输测试控制信号；测试控制信号在第二时段中控制第一数据选择器输出片选信号至第五传输端或者第六传输端中的一个，和/或，测试控制信号在第二时段中控制第二数据选择器输出时钟信号至第五传输端或者第六传输端中的另一个。
[0011]在其中一些实施方式中，操作方法还包括：配置存储芯片的第三引脚、第四引脚在第一时段中依次分别用于传输写保护信号、保持信号；在第一时段中第三输入缓冲器输出写保护信号，和/或，在第一时段中第四输入缓冲器输出保持信号。
[0012]在其中一些实施方式中，操作方法还包括：配置测试控制信号的低电平持续时间为第一时段；配置测试控制信号的高电平持续时间为第二时段。
[0013]在其中一些实施方式中，操作方法还包括：在第二时段中第一输入缓冲器的输出端电位与第一输入缓冲器的控制端电位一致；在第二时段中电平转换缓冲器的输出端电位与电平转换缓冲器的控制端电位相反。
[0014]第三方面，本申请提供一种存储芯片的操作方法，操作方法包括：配置存储芯片包括第一引脚和第三引脚，第一引脚在工作模式下用于接收第一信号，第三引脚在工作模式下用于接收第三信号；在测试模式下经第一引脚提供第一外部高压信号至存储芯片内；在测试模式中经第三引脚提供第一信号至存储芯片内。
[0015]在其中一些实施方式中，操作方法还包括：配置存储芯片包括第二引脚和第四引脚，第二引脚在工作模式下用于接收第二信号，第四引脚在工作模式下用于接收第四信号；在测试模式下经第二引脚提供第二外部高压信号至存储芯片内；在测试模式中经第四引脚提供第二信号至存储芯片内。
[0016]本申请提供的存储芯片及操作方法，通过第一输入缓冲器、第一开关的分时工作，既可以在第一时段中自第一引脚传输正常工作信号至第一传输端，又可以实现在第二时段中自第一引脚传输第一外部高压信号至第二传输端，这样可以在不增加引脚数量的基础上采用第一外部高压信号进行测试工作。
[0017]又，通过电平转换缓冲器、第二开关的分时工作，既可以在第一时段中自第二引脚传输正常工作信号至第三传输端，又可以实现在第二时段中自第二引脚传输第二外部高压信号至第四传输端，不仅能够在不增加引脚数量的基础上采用第二外部高压信号进行测试工作，还能够为测试工作提供所需的多种外部高压信号。
[0018]又，相较于采用内部高压进行测试工作，采用外部高压信号进行测试工作可以更为灵活方便地调整所需的测试电位，以满足不同信号产品的不同测试需求，扩大了测试的适用范围。
...

【技术保护点】

【技术特征摘要】
1.一种存储芯片，其特征在于，包括：一第一引脚；一第一输入缓冲器，所述第一输入缓冲器的输入端与所述第一引脚连接，所述第一输入缓冲器的控制端与第一控制端连接，所述第一输入缓冲器的输出端与第一传输端连接，所述第一输入缓冲器工作于第一时段；以及一第一开关，所述第一开关的输入端与所述第一引脚连接，所述第一开关的控制端与第一使能端连接，所述第一开关的输出端与第二传输端连接，所述第一开关工作于第二时段；和/或，一第二引脚；一电平转换缓冲器，所述电平转换缓冲器的输入端与所述第二引脚连接，所述电平转换缓冲器的控制端与第二控制端连接，所述电平转换缓冲器的输出端与第三传输端连接，所述电平转换缓冲器工作于所述第一时段；以及一第二开关，所述第二开关的输入端与所述第二引脚连接，所述第二开关的控制端与第二使能端连接，所述第二开关的输出端与第四传输端连接，所述第二开关工作于所述第二时段，且所述第二时段与所述第一时段在时序上相互不重叠。2.根据权利要求1所述的存储芯片，其特征在于，所述存储芯片还包括：第三引脚；第三输入缓冲器，所述第三输入缓冲器的输入端与所述第三引脚连接；第一数据选择器，所述第一数据选择器的第一输入端与所述第一输入缓冲器的输出端连接，所述第一数据选择器的第二输入端与所述第三输入缓冲器的输出端连接，所述第一数据选择器的选择端与测试控制端连接，所述第一数据选择器的输出端与第五传输端连接；和/或，第四引脚；第四输入缓冲器，所述第四输入缓冲器的输入端与所述第四引脚连接；第二数据选择器，所述第二数据选择器的第一输入端与所述电平转换缓冲器的输出端连接，所述第二数据选择器的第二输入端与所述第四输入缓冲器的输出端连接，所述第二数据选择器的选择端与测试控制端连接，所述第二数据选择器的输出端与第六传输端连接。3.根据权利要求2所述的存储芯片，其特征在于，所述第一数据选择器或者所述第二数据选择器包括：反相器，所述反相器的输入端与所述测试控制端连接；第一晶体管，所述第一晶体管的第一极与所述第三输入缓冲器的输出端或者所述第四输入缓冲器的输出端连接，所述第一晶体管的控制极与所述反相器的输出端连接，所述第一晶体管的第二极与所述第五传输端或者所述第六传输端连接，所述第一晶体管为P沟道型晶体管；第二晶体管，所述第二晶体管的第一极与所述第一晶体管的第一极连接，所述第二晶体管的控制极与所述反相器的输入端连接，所述第二晶体管的第二极与所述第一晶体管的第二极连接，所述第二晶体管为N沟道型晶体管；第三晶体管，所述第三晶体管的第一极与所述第一引脚连接，所述第三晶体管的控制
极与所述第二晶体管的控制极连接，所述第三晶体管的第二极与所述第二晶体管的第二极连接，所述第三晶体管为P沟道型晶体管；以及第四晶体管，所述第四晶体管的第一极与所述第三晶体管的第一极连接，所述第四晶体管的控制极与所述反相器的输出端连接，所述第四晶体管的第二极与所述第三晶体管的第二极连接，所述第四晶体管为N沟道型晶体管。4.一种如权利要求1
‑
3任一项所述的存储芯片的操作方法，其特征在于，所述操作方法包括：配置第一控制端用于接收第一控制信号；所述第一控制信号在所述第二时段中控制所述...

【专利技术属性】
技术研发人员：郑钟倍，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：