一种低功耗串行通信的时钟校准电路及方法技术

本发明专利技术提供一种低功耗串行通信的时钟校准电路，其包括采用32768晶体作为参考时钟模块，以生成时钟基准，并通过校准模块根据时钟基准，对低频RC振荡器生成的时钟进行校准。校准后的低频RC振荡器时钟连接到LPUART模块的工作时钟，使其能够产生精准的UART波特率。相对于使用32768晶体作为UART工作时钟而言，其应用范围更广、误差容忍度更高，且极大地降低了系统功耗。了系统功耗。了系统功耗。

【技术实现步骤摘要】
一种低功耗串行通信的时钟校准电路及方法


[0001]本专利技术涉及集成电路
，特别涉及一种低功耗串行通信的时钟校准电路及方法。

技术介绍

[0002]为了进一步地降低系统的平均功耗，低功耗产品通常采用低功耗串行通信(LPUART)。所述低功耗串行通信只需要低速时钟就可以实现UART的通信功能，而不需要高速时钟。
[0003]目前，使用低速时钟产生9600/4800波特率，一般可以通过32768晶体、38k内部RC振荡时钟以及455k陶瓷晶体三种方法实现。其中使用32768晶体，是指使用32768晶体通过小数分频方式产生9600或4800波特率，以9600波特率为例，其分频系数div＝32768/9600＝3.4133，也就是说在9600波特率下有的bit位为3个时钟宽度，有的4个时钟宽度，因此在特定情况下会影响通信误差容忍度。455k陶瓷晶体则由于时钟频率高，因此相对而言其功耗也更高。而使用38k内部RC振荡时钟则对模拟要求高，一旦RC振荡精度不够，就会影响通信误差容忍度。
[0004]为了提高RC振荡时钟的振荡精度，进而使得LPUART产生相对精确的波特率，通常可在微控制器芯片内设置校准值，通过调整所述校准值可以使得RC振荡时钟输出目标校准频率。调整校准值的过程称为时钟校准。图1示出当前常用的校准电路框图。如图所示，CTRIM为校准模块，其输入包括参考时钟RCLK、待校准时钟TCLK以及校准值反馈输入TRIMI，其输出校准值TRIMO；RC振荡器为待校准的内部振荡器，其输入为校准值，可输出时钟频率；以及TRIM_REG为寄存器，用于存放校准的初值与校准后的值。如图所述的结构可以实现时钟校准功能，但是模块功耗相对较大，无法满足低功耗使用场景。

技术实现思路

[0005]针对现有技术中的部分或全部问题，为了实现低功耗时钟校准，本专利技术一方面提供一种低功耗串行通信的时钟校准电路，包括：
[0006]参考时钟模块，其包括32768晶体，以生成时钟基准；以及
[0007]校准模块，用于根据所述时钟基准，对低频RC振荡器生成的时钟进行校准。
[0008]进一步地，所述时钟校准电路还包括：
[0009]寄存器，其用于存储校准的初值及校准后的数值；以及
[0010]选择器，其用于选择所述低频RC振荡器所采用的校准值。
[0011]进一步地，所述低频RC振荡器所采用的校准值包括：所述校准模块的输出、以及所述寄存器中存储的校准值。
[0012]进一步地，所述低频RC振荡器所采用的校准值的选择包括：
[0013]在校准过程中，所述低频RC振荡器采用所述校准模块的输出作为校准值；以及
[0014]校准结束后，所述低频RC振荡器采用所述寄存器中存储的校准值作为校准值。
[0015]进一步地，所述校准模块包括：
[0016]分频电路，用于对所述参考时钟模块生成的参考时钟进行分频，获取校准间隔；
[0017]边沿采样模块，用于检测计数信号的边沿，以作为所述校准时间的起点；
[0018]计数初始值寄存器，用于存储初始计数值；
[0019]计数子模块，用于对所述初始计数值进行加计数或减计数；
[0020]当前计数值寄存器，用于存储当前计数值；
[0021]方向模块，用于检测所述计数子模块的计数方向；
[0022]当前计数方向寄存器，用于存储当前计数方向；以及
[0023]状态机，用于根据所述当前计数值和/或当前计数方向，基于所述时钟基准对低频RC振荡器输出的初始时钟进行校准。
[0024]进一步地，所述分频电路采用异步行波分频产生时钟基准与校准间隔。
[0025]进一步地，所述时钟基准为8ms或16ms。
[0026]进一步地，所述校准间隔为连续校准或按照指定时间间隔校准。
[0027]基于如前所述的时钟校准电路，本专利技术另一方面提供一种时钟校准方法，包括：
[0028]通过32768晶体采用异步行波分频产生时钟基准与校准间隔；
[0029]根据低频RC振荡器的振荡频率，通过计数子模块进行计数，直至到达时钟基准，保存当前计数值与当前计数方向；
[0030]通过状态机根据所述当前计数值和/或当前计数方向，基于所述时钟基准进行初次校准，并存储初始校准值，判断所述初始校准值是否符合要求，若所述初始校准值符合要求，结束校准，保存校准值；
[0031]若所述初始校准值不符合要求，则通过所述状态机将所述初始校准值作为所述当前校准值，以固定步进调整校准值直至校准值符合要求；
[0032]在以固定步进调整校准值过程中，若计数方向发生改变，则通过所述状态机进行二分法校准循环，直至校准值符合要求；以及
[0033]根据所述校准间隔，定期对所述校准值进行微调，使其符合要求。
[0034]本专利技术提供的一种低功耗串行通信的时钟校准电路及方法，采用32768晶体作为参考时钟，对低频RC振荡器进行校准,校准后的低频RC振荡器时钟连接到LPUART模块的工作时钟，使其能够产生精准的UART波特率。具体而言，当所述低频RC振荡器的振荡频率分别为38k、65k及131k时，可以产生精准的9600、19200以及38400UART波特率。其中19200以及38400UART波特率单纯依靠32768晶体并不能实现，因此所述电路及方法的可应用范围更大。采用所述电路及方法相对于使用32768晶体作为UART工作时钟误差容忍度也有相应的提高。同时，32768晶体使用异步行波分频产生时钟基准与校准间隔，行波分频下一级时钟使用上一级的寄存器输出，时钟翻转率低，因此可以有效降低模块功耗，经测试相较于传统时钟校准方案，所述电路及方法的功耗在64s间隔下降低10倍以上。
附图说明
[0035]为进一步阐明本专利技术的各实施例的以上和其它优点和特征，将参考附图来呈现本专利技术的各实施例的更具体的描述。可以理解，这些附图只描绘本专利技术的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似
的标记表示。
[0036]图1示出现有技术中的校准电路框图示意图；
[0037]图2示出本专利技术一个实施例的一种低功耗串行通信的时钟校准电路的框图示意图；
[0038]图3示出本专利技术一个实施例的异步行波分频示意图；
[0039]图4示出本专利技术一个实施例的一种低功耗串行通信的时钟校准电路的校准模块的结构示意图；以及
[0040]图5示出本专利技术一个实施例的一种低功耗串行通信的时钟校准电路的状态机示意图。
具体实施方式
[0041]以下的描述中，参考各实施例对本专利技术进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构或操作以免模糊本专利技术的专利技术点。类似地，为了解释的目的，阐述了特本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗串行通信的时钟校准电路，其特征在于，包括：参考时钟模块，其包括32768晶体，其被配置为生成时钟基准；以及校准模块，其被配置为根据所述时钟基准，对低频RC振荡器生成的时钟进行校准。2.如权利要求1所述的时钟校准电路，其特征在于，还包括：寄存器，其被配置为存储校准的初值及校准后的数值；以及选择器，其被配置为选择所述低频RC振荡器所采用的校准值。3.如权利要求2所述的时钟校准电路，其特征在于，所述低频RC振荡器所采用的校准值包括：所述校准模块的输出、所述寄存器中存储的校准值。4.如权利要求3所述的时钟校准电路，其特征在于，所述低频RC振荡器所采用的校准值的选择包括：在校准过程中，所述低频RC振荡器采用所述校准模块的输出作为校准值；以及校准结束后，所述低频RC振荡器采用所述寄存器中存储的校准值作为校准值。5.如权利要求1所述的时钟校准电路，其特征在于，所述校准模块包括：分频电路，其被配置为对所述参考时钟模块生成的时钟基准进行分频，获取校准间隔；边沿采样模块，其被配置为检测计数信号的边沿，以作为计数依据；计数初始值寄存器，其被配置为存储初始计数值；计数子模块，其被配置为对所述初始计数值进行加计数或减计数；当前计数值寄存器，其被配置为存储当前计数值；方向模块，其被配置为检测所述计数子模块的计数方向；当前计数方向寄存器，其被配置为存储当前计数方向；以及状态机，其被配置为根据所述当前计数值和/或当前计数方向，基于所述时钟基准对低频R...

【专利技术属性】
技术研发人员：仝传连，陈磊，
申请(专利权)人：小华半导体有限公司，
类型：发明
国别省市：