深沟槽电容器及其制造方法技术

本发明专利技术提供了一种深沟槽电容器及其制造方法，所述深沟槽电容器包括：衬底，具有相背的第一表面和第二表面，从衬底第一表面朝向衬底内部形成有深沟槽，在垂直于衬底第一表面的截面上深沟槽侧壁包括依次交替连接的至少一个第一侧壁和至少一个第二侧壁，第一侧壁垂直于衬底的第一表面，第二侧壁具有突出部，突出部相背于第一侧壁在所述衬底内部向远离垂直于衬底第一表面的法线方向突出；介电材料层与导电材料层，依次交替共形地形成在深沟槽内以形成深沟槽电容器，导电材料层与所述衬底之间以及相邻导电材料层之间通过介电材料层电性隔离。本发明专利技术的技术方案使得电容密度增大，进而降低电路功耗。降低电路功耗。降低电路功耗。

【技术实现步骤摘要】
深沟槽电容器及其制造方法


[0001]本专利技术涉及半导体集成电路制造领域，特别涉及一种深沟槽电容器及其的制造方法。

技术介绍

[0002]随着芯片集成度的不断提升，采用深沟槽电容(DTC，Deep trench capacitor)替代传统贴片电容成为大势所趋。
[0003]以图1a和图1b所示的深沟槽电容器为例，衬底11中形成有多个深沟槽12，深沟槽12的整个侧壁垂直于衬底11表面，深沟槽电容器形成于深沟槽12的内表面并延伸至深沟槽12外围的衬底11上，深沟槽电容器包括依次堆叠的第一电极板131、绝缘层132和第二电极板133，第二电极板133将深沟槽12填满，第一电极板131与衬底11之间还形成有隔离层111。
[0004]深沟槽电容器的电容密度越大对电路功耗收益越大，但是，现有的通过增加绝缘层132的材料K值或者降低绝缘层131厚度的方式对深沟槽电容器的电容密度的增大程度有限。
[0005]因此，需要提出一种新的增大深沟槽电容器的电容密度的方法，以进一步降低电路功耗。

技术实现思路

[0006]本专利技术的目的在于提供一种深沟槽电容器及其制造方法，使得电容密度增大，进而降低电路功耗。
[0007]为实现上述目的，本专利技术提供了一种深沟槽电容器，包括：
[0008]衬底，所述衬底具有相背的第一表面和第二表面，从所述衬底第一表面朝向所述衬底内部形成有深沟槽，在垂直于所述衬底第一表面的截面上所述深沟槽侧壁包括依次交替连接的至少一个第一侧壁和至少一个第二侧壁，其中，所述第一侧壁垂直于所述衬底的第一表面，所述第二侧壁具有突出部，所述突出部相背于所述第一侧壁在所述衬底内部向远离垂直于所述衬底第一表面的法线方向突出；
[0009]介电材料层与导电材料层，依次交替共形地形成在所述深沟槽内以形成深沟槽电容器，所述导电材料层与所述衬底之间以及相邻所述导电材料层之间通过所述介电材料层电性隔离。
[0010]可选地，所述深沟槽电容器至少两个，在同一水平线上相邻的所述深沟槽电容器的突出部连通。
[0011]可选地，在同一水平线上相邻所述深沟槽电容器中的所述突出部内，以垂直于所述衬底第一表面的法线为对称线的介电材料层与介电材料层连成一体、导电材料层与导电材料层连成一体，且所述突出部内相邻的新连成一体导电材料层之间通过新连成一体介电材料层电性隔离。
[0012]可选地，所述突出部的形状为弧形或多面体。
[0013]可选地，所述介电材料层与所述导电材料层还延伸至所述深沟槽外围的衬底上。
[0014]本专利技术还提供一种深沟槽电容器的制造方法，包括：
[0015]提供一衬底，所述衬底具有相背的第一表面和第二表面；
[0016]从所述衬底第一表面朝向所述衬底内部形成深沟槽，在垂直于所述衬底第一表面的截面上所述深沟槽侧壁包括依次交替连接的至少一个第一侧壁和至少一个第二侧壁，其中，所述第一侧壁垂直于所述衬底的第一表面，所述第二侧壁具有突出部，所述突出部相背于所述第一侧壁在所述衬底内部向远离垂直于所述衬底第一表面的法线方向突出；
[0017]在所述深沟槽内依次交替共形地形成介电材料层与导电材料层，以形成深沟槽电容器，所述导电材料层与所述衬底之间以及相邻所述导电材料层之间通过所述介电材料层电性隔离。
[0018]可选地，从所述衬底第一表面朝向所述衬底内部形成深沟槽的步骤包括：
[0019]步骤S21，在所述衬底上覆盖图案化的掩膜层；
[0020]步骤S22，以所述图案化的掩膜层为掩膜采用干法刻蚀工艺刻蚀所述衬底形成第一开口，所述第一开口侧壁为所述第一侧壁；在所述第一开口侧壁以及底壁共形地形成第一介质层，刻蚀所述第一开口底壁的第一介质层以暴露出所述第一开口底壁的衬底；
[0021]步骤S23，采用湿法刻蚀工艺刻蚀暴露出的所述第一开口底壁的衬底，以在所述第一开口底壁下方形成具有所述突出部的第二开口，所述第二开口的所述突出部的侧壁为所述第二侧壁；在所述第二开口的所述突出部的侧壁以及底壁共形地形成第二介质层，刻蚀所述第二开口底壁的第二介质层以暴露出所述第二开口底壁的衬底；
[0022]依次循环执行所述步骤S22至所述步骤S23。
[0023]可选地，从所述衬底第一表面朝向所述衬底内部形成所述深沟槽后，去除所述深沟槽内全部所述第一侧壁的第一介质层以及全部所述第二侧壁的第二介质层。
[0024]可选地，所述深沟槽电容器至少两个，所述至少两个深沟槽电容器同时形成；步骤S23中采用湿法刻蚀工艺刻蚀暴露出的所述第一开口底壁的衬底以形成所述第二侧壁的突出部时，在同一水平线上相邻的所述深沟槽的所述突出部连通。
[0025]可选地，所述衬底与所述第一介质层和所述第二介质层的刻蚀选择比均大于20。
[0026]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0027]1、本专利技术的深沟槽电容器，由于包括：衬底，所述衬底具有相背的第一表面和第二表面，从所述衬底第一表面朝向所述衬底内部形成有深沟槽，在垂直于所述衬底第一表面的截面上所述深沟槽侧壁包括依次交替连接的至少一个第一侧壁和至少一个第二侧壁，其中，所述第一侧壁垂直于所述衬底的第一表面，所述第二侧壁具有突出部，所述突出部相背于所述第一侧壁在所述衬底内部向远离垂直于所述衬底第一表面的法线方向突出；介电材料层与导电材料层，依次交替共形地形成在所述深沟槽内以形成深沟槽电容器，所述导电材料层与所述衬底之间以及相邻所述导电材料层之间通过所述介电材料层电性隔离，使得电容密度增大，进而降低电路功耗。
[0028]2、本专利技术的深沟槽电容器的制造方法，通过从所述衬底第一表面朝向所述衬底内部形成深沟槽，在垂直于所述衬底第一表面的截面上所述深沟槽侧壁包括依次交替连接的至少一个第一侧壁和至少一个第二侧壁，其中，所述第一侧壁垂直于所述衬底的第一表面，所述第二侧壁具有突出部，所述突出部相背于所述第一侧壁在所述衬底内部向远离垂直于
所述衬底第一表面的法线方向突出；在所述深沟槽内依次交替共形地形成介电材料层与导电材料层，以形成深沟槽电容器，所述导电材料层与所述衬底之间以及相邻所述导电材料层之间通过所述介电材料层电性隔离，使得电容密度增大，进而降低电路功耗。
附图说明
[0029]图1a是一种深沟槽电容器的纵向剖面示意图；
[0030]图1b是一种深沟槽的俯视示意图；
[0031]图2a是本专利技术实施例一的深沟槽电容器的纵向剖面示意图；
[0032]图2b是图2a所示的深沟槽电容器中深沟槽的俯视示意图；
[0033]图3a是本专利技术实施例二的深沟槽电容器的纵向剖面示意图；
[0034]图3b是图3a所示的深沟槽电容器中深沟槽的俯视示意图；
[0035]图4是本专利技术实施例三的深沟槽电容器的纵向剖面示意图；
[0036]图5是本专利技术一实施例的深沟槽电容器的制造方法的流程图；
[0037]图6a～图6l是图5所示的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种深沟槽电容器，其特征在于，包括：衬底，所述衬底具有相背的第一表面和第二表面，从所述衬底第一表面朝向所述衬底内部形成有深沟槽，在垂直于所述衬底第一表面的截面上所述深沟槽侧壁包括依次交替连接的至少一个第一侧壁和至少一个第二侧壁，其中，所述第一侧壁垂直于所述衬底的第一表面，所述第二侧壁具有突出部，所述突出部相背于所述第一侧壁在所述衬底内部向远离垂直于所述衬底第一表面的法线方向突出；介电材料层与导电材料层，依次交替共形地形成在所述深沟槽内以形成深沟槽电容器，所述导电材料层与所述衬底之间以及相邻所述导电材料层之间通过所述介电材料层电性隔离。2.如权利要求1所述的深沟槽电容器，其特征在于，所述深沟槽电容器至少两个，在同一水平线上相邻的所述深沟槽电容器的突出部连通。3.如权利要求2所述的深沟槽电容器，其特征在于，在同一水平线上相邻所述深沟槽电容器中的所述突出部内，以垂直于所述衬底第一表面的法线为对称线的介电材料层与介电材料层连成一体、导电材料层与导电材料层连成一体，且所述突出部内相邻的新连成一体导电材料层之间通过新连成一体介电材料层电性隔离。4.如权利要求1所述的深沟槽电容器，其特征在于，所述突出部的形状为弧形或多面体。5.如权利要求1所述的深沟槽电容器，其特征在于，所述介电材料层与所述导电材料层还延伸至所述深沟槽外围的衬底上。6.一种深沟槽电容器的制造方法，其特征在于，包括：提供一衬底，所述衬底具有相背的第一表面和第二表面；从所述衬底第一表面朝向所述衬底内部形成深沟槽，在垂直于所述衬底第一表面的截面上所述深沟槽侧壁包括依次交替连接的至少一个第一侧壁和至少一个第二侧壁，其中，所述第一侧壁垂直于所述衬底的第一表面，所述第二侧壁具有突出部，所述突出部相背于所述第一侧壁在所述衬底内部向远离垂直于...

【专利技术属性】
技术研发人员：赵常宝，叶国梁，胡胜，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：