一种通用多分段二进制电容阵列及其应用制造技术

本发明专利技术涉及一种通用多分段二进制电容阵列及其应用，属于集成电路技术领域。包括电容阵列、桥接电容、冗余电容、输入级和输出级，其中，电容阵列包括n段，每一段均包括并联设置的S

【技术实现步骤摘要】
一种通用多分段二进制电容阵列及其应用


[0001]本专利技术涉及一种通用多分段二进制电容阵列及其应用，属于集成电路


技术介绍

[0002]电容阵列广泛应用于模数转换器(ADC)和数模转换器(DAC)中，利用电容阵列每一位电容权重的不同实现数字信号转换为对应的模拟信号。传统的N位二进制电容阵列，需要2
N
个单位电容构成，对于高精度的模数转换器或者数模转换器(位数在12
‑
24位)而言，由于集成电路工艺和面积的限制，不能在其电路中设计较大的电容，因此需要采用分段电容阵列。传统的分段结构多为二分段或者三分段结构，对于更高精度的模数转换器或数模转换器(12位精度以上)，二分段或者三分段结构无法满足电路设计面积的需要。
[0003]目前设计三分段及三分段以上的结构，需要先对其进行二分段设计，再对其高位段进行二分段设计，以此类推，实现多分段的电容结构，但是这种方法计算过程繁琐，为此，提出本专利技术。

技术实现思路

[0004]针对现有技术的不足，本专利技术提供一种通用多分段二进制电容阵列及其应用，减少高精度模数转换器或者数模转换器电容阵列的面积，缓解模数转换器和数模转换器精度与面积之间的矛盾，并且所有电容均是单位电容的整数倍，减少了电容失配对整体精度的影响。
[0005]本专利技术的技术方案如下：
[0006]一种通用多分段二进制电容阵列，包括电容阵列、桥接电容、冗余电容、输入级和输出级，其中：
[0007]电容阵列包括n段，每一段均包括并联设置的S
n
位电容，n段电容阵列一侧设置有冗余电容，n段电容阵列之间设置有桥接电容，电容阵列的所有电容下极板和冗余电容下极板均连接有输入级，第n段电容阵列连接有输出级。
[0008]上述n为电容阵列的段数，S
n
为电容阵列每段的电容位数。
[0009]优选的，所述电容阵列除第一段以外的每一段电容阵列最低位电容容值是其上一段的单位电容的k
i
‑1倍，k
i
‑1可取任意正整数，为保证整体电容阵列权重为二进制关系，每一段电容阵列从最低位到最高位电容满足二进制权重关系。
[0010]其中，C
0i
表示第i段电容阵列的单位电容，i表示电容阵列的任意段。
[0011]优选的，为保证所述电容阵列段与段之间相邻位数满足二进制权重关系，推导出桥接电容计算公式为
[0012]式中，C
ai
为分段电容阵列的桥接电容，C
(i―1)t
为前i
‑
1段电容总的容值，包括该段的冗余电容和其余低段电容串联等效的容值之和；C
ai―1
为第i
‑
1个桥接电容的值，S
i―1
为第
i
‑
1段电容的位数，k
i―1
表示第i段电容阵列最低位电容值相对于第i
‑
1段单位电容的倍数。
[0013]优选的，所述多分段电容阵列每一段的冗余电容为第一段电容阵列单位电容的任意正整数倍，即C
d1
＝q
i
C
01
，q
i
为任意正整数，C
d1
为第i分段电容阵列的冗余电容，同时为保证桥接电容的值为第一段电容阵列单位电容的正整数倍，q
i
从1开始取值计算，即从1开始取值计算，即p
i
为正整数。
[0014]优选的，所述n段电容阵列的电容位数相加和为总位数M，即M＝S1+S2+S3+S4+
……
+S
n
。
[0015]优选的，输入级为采样电路或开关电路，输出级为比较器输入端电路或数模转换器输出端电路。
[0016]上述通用多分段二进制电容阵列的应用，步骤如下：
[0017](1)根据所设计模数转换器或数模转换器的精度确定多分段电容阵列的总位数M；
[0018](2)根据所设计电容阵列面积的需要确定电容阵列所需要分段的段数n和每一段电容阵列的位数S
n
，n段电容阵列的位数相加等于总位数M；
[0019](3)确定电容容值，电容阵列除第一段以外的其他每一段电容阵列最低位电容容值是其上一段的单位电容的k
i
‑1倍，每一段电容阵列从最低位到最高位电容满足二进制权重关系；
[0020](4)根据桥接电容的计算公式计算每一个桥接电容的值；
[0021]然后，根据多分段电容阵列每一段的冗余电容为任意正整数倍的第一段电容阵列的单位电容，即C
di
＝q
i
C
01
，将q
i
从1开始取值带入计算，使桥接电容满足等式从1开始取值带入计算，使桥接电容满足等式p
i
为正整数；
[0022](5)将多分段电容阵列每段的S
n
位电容相互并联，第一段电容阵列和第一段冗余电容的上极板与第一个桥接电容的下极板相连接，第二段电容阵列和第二段冗余电容的上极板均与第一个桥接电容的上极板和第二个桥接电容的下极板相连接，第三段电容阵列和第三段冗余电容的上极板均与第二个桥接电容的上极板和第三个桥接电容的下极板相连接，以此类推，第n段电容阵列和第n段冗余电容的上极板与第n
‑
1个桥接电容的上极板和输出级相连接，电容阵列的M位电容和n个冗余电容的下极板均与输入级相连接。
[0023]本专利技术将竖直电容的上端设置为上极板，下端为下极板；横置电容的右端设置为上极板，左端为下极板。
[0024]本专利技术的有益效果在于：
[0025]1、与传统二进制电容阵列技术相比，本专利技术可以减少高精度模数转换器或者数模转换器电容阵列的面积，缓解模数转换器和数模转换器精度与面积之间的矛盾，并且所有电容均是单位电容的整数倍，减少了电容失配对整体精度的影响。
[0026]2、与传统的分段电容相比，本专利技术可以应用于12位精度以上的模数转换器或者数模转换器以及低面积、高集成度的模数转换器或者数模转换器，且本专利技术提出的方法使分段电容阵列设计更灵活，可以根据设计需要更好地匹配集成电路工艺和面积，降低高精度
模数转换器和数模转换器电容阵列设计复杂度。通过合理设置冗余电容的容值，可以使每一个电容容值均为单位电容的整数倍，在版图设计时可以单元复制实现，版图设计更容易、电容阵列匹配精度高。
附图说明
[0027]图1为本专利技术的M位n分段电容阵列原理图；
[0028]图2为本专利技术实施例1的16位4分段电容阵列原理图；
[0029]图3为本专利技术实施例2的20位5分段电容阵列原理图。
具体实施方式
[0030]下面通过实施例并结合附图对本专利技术做进一步说明，但不限于此。
[0031]实施例1：
[0032]如图2所示，本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种通用多分段二进制电容阵列，其特征在于，包括电容阵列、桥接电容、冗余电容、输入级和输出级，其中，电容阵列包括n段，每一段均包括并联设置的S
n
位电容，n段电容阵列一侧设置有冗余电容，n段电容阵列之间设置有桥接电容，电容阵列的所有电容下极板和冗余电容下极板均连接有输入级，第n段电容阵列连接有输出级。2.如权利要求1所述的通用多分段二进制电容阵列，其特征在于，所述电容阵列除第一段以外的每一段电容阵列最低位电容容值是其上一段的单位电容的k
i
‑1倍，k
i
‑1可取任意正整数，每一段电容阵列从最低位到最高位电容满足二进制权重关系，其中，C
0i
表示第i段电容阵列的单位电容，i表示电容阵列的任意段。3.如权利要求2所述的通用多分段二进制电容阵列，其特征在于，桥接电容计算公式为式中，C
ai
为分段电容阵列的桥接电容，C
(i
‑
1)t
为前i
‑
1段电容的总容值，包括该段的冗余电容和其余低段电容串联等效的容值之和；C
ai
‑1为第i
‑
1个桥接电容的值，S
i
‑1为第i
‑
1段电容的位数，k
i
‑1表示第i段电容阵列最低位电容值相对于第i
‑
1段单位电容的倍数。4.如权利要求3所述的通用多分段二进制电容阵列，其特征在于，所述多分段电容阵列每一段的冗余电容为第一段电容阵列单位电容的任意正整数倍，即C
d1
＝q
i
C
01
，q
i
为任意正整数，C
d1
为第i分段电容阵列的冗余电容，q
i
从1开始取值计算，即p
i
为正整数。...

【专利技术属性】
技术研发人员：曹超，段宇豪，甘泽标，徐辉，赵伟，
申请(专利权)人：山东大学，
类型：发明
国别省市：