电容型数模转换器制造技术

本发明专利技术涉及一种电容型数模转换器，包括有采样开关，采样开关通过比较器连接有逻辑控制模块，采样开关上还连接有高权重阵列与低权重阵列，高权重阵列与低权重阵列之间通过桥接部分相连，高权重阵列采用若干电容和带有导通电阻的开关构成，低权重阵列采用若干电容和带有导通电阻的开关构成，桥接部分采用电容和至少一个常闭的开关构成，高权重阵列与低权重阵列下端连接有输入信号V

【技术实现步骤摘要】
电容型数模转换器


[0001]本专利技术涉及一种转换器，尤其涉及一种电容型数模转换器。

技术介绍

[0002]如图2所示，CDAC是逐次逼近型模数转换器(SAR ADC)系统中的重要部件，其中CDAC的主要作用是为比较器提供一个模拟电压进行比较，CDAC由电容阵列和对应的开关组成。其中传统的CDAC中的电容阵列为二进制权重。
[0003]对于传统的二进制权重电容阵列来说，当最小电容确定时，整体CDAC的电容大小和面积指数增加，这是非常不利的。
[0004]同时，在传统SAR ADC的结构中，Nbit的ADC就需要N次比较来完成，而每次比较所需要的时间直接对应着ADC的频率。对于传统结构来说，每次比较所需的时间主要受到三个时间限制：比较器的延时，寄存器的建立时间，CDAC的建立时间。其中，CDAC的建立时间的来源是控制CDAC中电容阵列的开关存在导通电阻，使得其建立过程形成了一个RC网络。
[0005]对于Nbit的SAR ADC而言，其RC网络的零极点系统更加复杂，其建立时间迅速上升。因此，对于高精度SAR ADC而言，CDAC的建立时间对于ADC的工作频率的限制尤为明显。
[0006]此外，对于大电容的建立过程，大电容需要相应的导通电阻极低的开关来供给大电流，这在电容大到一定程度时也是难以精确做到的。
[0007]目前常规的解决方式是进行桥接电容，但是其在实施的时候还是存在如下的缺陷：
[0008]对于引入桥接电容的电路而言，相比于普通的二进制权重电路，它不同开关所对应的阻抗之间的匹配程度更低。这是因为它不仅要满足高、低权重电容阵列内部电容的匹配，还需要额外满足高、低权重电容阵列之间的匹配。而高、低权重电容阵列之间的匹配程度很大程度上受到桥接电容的影响，但是由于桥接电容上面没有开关，而受开关控制的数字码电容存在开关的导通电阻，因此该两者之间阻抗并不匹配，相同的情况出现在一些恒定接地的电容中。
[0009]有鉴于上述的缺陷，本设计人，积极加以研究创新，以期创设一种电容型数模转换器，使其更具有产业上的利用价值。

技术实现思路

[0010]为解决上述技术问题，本专利技术的目的是提供一种电容型数模转换器。
[0011]本专利技术的电容型数模转换器，包括有采样开关，其中：所述采样开关通过比较器连接有逻辑控制模块，所述采样开关上还连接有高权重阵列与低权重阵列，所述高权重阵列与低权重阵列之间通过桥接部分相连，所述高权重阵列采用若干电容和带有导通电阻的开关构成，所述低权重阵列采用若干电容和带有导通电阻的开关构成，所述桥接部分采用电容和至少一个常闭的开关构成，所述高权重阵列与低权重阵列下端连接有输入信号V
in
、参考信号V
REF
、接地的一种。
[0012]进一步地，上述的电容型数模转换器，其中，所述高权重阵采用的电容的上端通过采样开关接到共模信号、连接桥接部分的左端,所述电容的上端连接比较器，所述电容的下端连接有对应的开关，所述开关在逻辑控制模块的控制下选择接入信号V
in
或是参考信号V
REF
。
[0013]更进一步地，上述的电容型数模转换器，其中，所述高权重阵列包括有电容C7、电容C6、电容C5、电容C4，所述电容C7上连接有开关S7，所述电容C6上连接有开关S6，所述电容C5上连接有开关S5，所述电容C4上连接有开关S4。
[0014]更进一步地，上述的电容型数模转换器，其中，所述低权重阵列采用的电容的上端连接桥接部分的右端，所述电容的下端连接有对应的开关，所述开关在逻辑控制模块的控制下选择接入信号V
in
或是参考信号V
REF
。
[0015]更进一步地，上述的电容型数模转换器，其中，所述低权重阵列包括有电容C3、电容C2、电容C1、电容C0，所述电容C3上连接有开关S3，所述电容C2上连接有开关S2，所述电容C1上连接有开关S1，所述电容C0上连接有开关S0。
[0016]再进一步地，上述的电容型数模转换器，其中，所述桥接部分包括有电容C
B
，所述电容C
B
的一侧连接有开关S
B
，所述开关S
B
一直于导通状态，所述电容C
B
的另一侧连接高权重阵列，所述开关S
B
连接低权重阵列。
[0017]借由上述方案，本专利技术至少具有以下优点：
[0018]1、能够有效匹配阻抗，可以优化低权重电容阵列和桥接电容的阻抗匹配问题，从而优化CDAC的建立过程中的延时。
[0019]2、能够有效降低电路所需要的建立时间。
[0020]3、整体构造简单，便于布局，能够有效应用到各类电路中。
[0021]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，并可依照说明书的内容予以实施，以下以本专利技术的较佳实施例并配合附图详细说明如后。
附图说明
[0022]图1是电容型数模转换器的结构示意图。
[0023]图2是现有电容型数模转换器的结构示意图。
[0024]图中各附图标记的含义如下。
[0025]U1采样开关U2比较器
[0026]U3逻辑控制模块
具体实施方式
[0027]下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。
[0028]如图1的电容型数模转换器，包括有采样开关U1，其与众不同之处在于：采样开关U1通过比较器U2连接有逻辑控制模块U3。同时，采样开关U1上还连接有高权重阵列与低权重阵列，高权重阵列与低权重阵列之间通过桥接部分相连，共同构成完整的电容权重阵列。具体来说，高权重阵列采用若干电容和带有导通电阻的开关构成，低权重阵列采用若干电容和带有导通电阻的开关构成。并且，桥接部分采用电容和至少一个常闭的开关构成。再
者，高权重阵列与低权重阵列下端连接有输入信号V
in
、参考信号V
REF
、接地的一种。
[0029]实施期间经过在电荷重分配之后建立一个模拟电压并将这个模拟电压传递给比较器U2，比较器U2将这个比较结果传递给逻辑控制模块U3，逻辑控制模块U3根据比较结果对开关电容阵列的开关进行相应的控制。
[0030]结合本专利技术一较佳的实施方式来看，高权重阵采用的电容的上端通过采样开关U1接到共模信号、连接桥接部分的左端。同时，电容的上端连接比较器U2，电容的下端连接有对应的开关。由此，开关在逻辑控制模块U3的控制下选择接入信号V
in
或是参考信号V
REF
。具体来说，高权重阵列包括有电容C7、电容C6、电容C5、电容C4，电容C7上连接有开关S7，电容C6上连接有开关S6，电容C5上连接有开关S5，电容C4上连接有开关S4。
[0031]进一步来看，本专利技术采用的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.电容型数模转换器，包括有采样开关，其特征在于：所述采样开关通过比较器连接有逻辑控制模块，所述采样开关上还连接有高权重阵列与低权重阵列，所述高权重阵列与低权重阵列之间通过桥接部分相连，所述高权重阵列采用若干电容和带有导通电阻的开关构成，所述低权重阵列采用若干电容和带有导通电阻的开关构成，所述桥接部分采用电容和至少一个常闭的开关构成，所述高权重阵列与低权重阵列下端连接有输入信号V
in
、参考信号V
REF
、接地的一种。2.根据权利要求1所述的电容型数模转换器，其特征在于：所述高权重阵采用的电容的上端通过采样开关接到共模信号、连接桥接部分的左端,所述电容的上端连接比较器，所述电容的下端连接有对应的开关，所述开关在逻辑控制模块的控制下选择接入信号V
in
或是参考信号V
REF
。3.根据权利要求2所述的电容型数模转换器，其特征在于：所述高权重阵列包括有电容C7、电容C6、电容C5、电容C4，所述电容C7上连接有开关S7，所述电容C6上连接有开...

【专利技术属性】
技术研发人员：辜岩汉，
申请(专利权)人：共模半导体技术苏州有限公司，
类型：发明
国别省市：