一种逐次逼近型ADC电路及ADC转换器、芯片制造技术

本发明专利技术涉及ADC电路技术领域，公开了一种逐次逼近型ADC电路及ADC转换器、芯片，DAC电路根据所述加减计数器输出的计数值产生基准电压信号；模拟比较器将所述测量电压信号和输入的基准电压信号进行比较，得到比较结果；所述加减计数器输出计数值并发送至所述DAC电路；当对第三次及之后输入的测量电压信号进行转换时，通过所述差值取绝对值电路对前两次的转换结果计算差值的绝对值；所述加减计数器根据预设和输入的差值的绝对值调整本次转换的转换时钟周期个数、每个转换时钟周期的步长，使得降低转换时间，从而降低功耗。从而降低功耗。从而降低功耗。

【技术实现步骤摘要】
一种逐次逼近型ADC电路及ADC转换器、芯片


[0001]本专利技术涉及ADC电路
，公开了一种逐次逼近型ADC电路及ADC转换器、芯片。

技术介绍

[0002]在SOC芯片中，尤其是传感器相关领域的SOC芯片中，需要用逐次逼近型模数转换电路即ADC电路将模拟信号转换为数字信号，再进行滤波等其他信号处理。其中，逐次逼近型ADC电路是应用非常广泛的模/数转换电路，它包括1个比较器、1个D /A数模转换器即DAC电路、1个逐次逼近寄存器和1个逻辑控制单元，优点是结构简单，功耗低，成本低。
[0003]一般逐次逼近型模数转换电路的转换时间是采样时间+N个转换时钟周期；其中，采样时间至少为1个时钟周期，N值至少为1，采样时间的时钟周期和转换时钟周期相对应；逐次逼近型模数转换电路是将采样输入信号与已知电压不断进行比较，从最高位开始比较，1个时钟周期完成1位转换，N位转换需要N个时钟周期，转换完成，输出二进制数，比如精度为12的ADC转换时间需要12个时钟周期。
[0004]随着便携式设备尤其是一些可穿戴设备的兴起，人们对集成电路的低功耗要求越来越高，ADC转换器作为SOC产品的一个重要模块，它的低功耗设计显得日益重要。我们日常使用的很多传感器信号是缓慢变化的，比如人的心电信号、环境温度、湿度等，这些缓慢变化的信号每两次采样之间的变化很小，甚至只变化一个LSB（最低有效位）或者不变化，这个时候采用固定的转换周期进行转换就让功耗白白浪费。
[0005]为此，其中一个现有技术中提出了基于信号自相关的逐次转换电路，该方法根据两次采样数据的相关性，如果两次采样数值差别不大，对于N位的A/D转换器，就只进行M（M<N）位的AD转换，因此降低了转换功耗。但是该方法在原有逐次逼近型模数转换电路基础上增加了很多模拟电路，包括额外的采样保持器、模拟减法器、绝对值模块、过零比较器，还多了一个模拟比较器，整个设计非常复杂。专利中也没有说明如何合理的选择M的值，M的值也不能灵活地进行变化。
[0006]另一个现有技术中通过比较最近n次数据输出码进行记录，并识别出所述数字输出码相同的最高位，在下一次比较的初始值中，从相同的最高位之后的bit开始比较，这种方法提高了转换速度，降低了功耗，但是这种方法灵活性不够，而且降低功耗的效果也不理想，比如按照上述方法，假设一个8位的ADC，前面三次转换结果是0111 XXXX而且最近的上次转换结果是0111 1111，当前转换结果应该为1000 0000（只比上次转换结果大了1个LSB），那么按照专利的方法，当前这次转换需要重新从MSB（最高有效位）开始进行转换，也浪费了功耗。

技术实现思路

[0007]本专利技术的目的在于克服现有ADC电路设计功耗浪费的问题，提供了一种逐次逼近型ADC电路及ADC转换器、芯片。
[0008]为了实现上述目的，本专利技术提供一种逐次逼近型ADC电路，包括DAC电路、模拟比较器、差值取绝对值电路和加减计数器；所述DAC电路用于根据所述加减计数器输出的计数值产生基准电压信号并将所述基准电压信号发送至所述模拟比较器；所述模拟比较器用于接收测量电压信号并将所述测量电压信号和输入的基准电压信号进行比较，得到比较结果并发送至所述加减计数器；所述加减计数器用于输出计数值并发送至所述DAC电路，当收到所述模拟比较器输出的比较结果时，所述加减计数器根据所述比较结果和本个转换时钟周期的步长对上个转换时钟周期输出的计数值进行相应的加减运算并将运算得到的计数值发送至所述DAC电路；所述差值取绝对值电路用于根据每次转换过程中所述模拟比较器输出的比较结果得到对应测量电压信号的转换结果，对前两次的转换结果计算差值的绝对值并将差值的绝对值发送至所述加减计数器；其中，当依次对第一次和第二次输入的测量电压信号进行转换时，所述加减计数器初始设定的转换时钟周期个数、每个转换时钟周期的步长与选择的ADC位数相对应；当对第三次及之后输入的测量电压信号进行转换时，所述加减计数器预设有不同差值的绝对值对应的转换时钟周期个数和每个转换时钟周期的步长，所述加减计数器根据预设和输入的差值的绝对值调整本次转换的转换时钟周期个数、每个转换时钟周期的步长，使得降低转换时间。
[0009]作为一种可实施方式，所述差值取绝对值电路和所述加减计数器都为数字电路。
[0010]作为一种可实施方式，所述DAC电路的电压输出端连接所述模拟比较器的负输入端，所述模拟比较器的正输入端连接测量电压信号输入端，所述模拟比较器的输出端连接所述加减计数器的第一输入端，所述加减计数器的输出端连接所述DAC电路的输入端和所述差值取绝对值电路的输入端，所述差值取绝对值电路的第一输出端连接所述加减计数器的第二输入端。
[0011]作为一种可实施方式，当所述测量电压信号大于所述基准电压信号时，所述模拟比较器输出的比较结果为高电平，当所述测量电压信号小于所述基准电压信号时，所述模拟比较器输出的比较结果为低电平；当所述加减计数器接收到的比较结果为高电平时，所述加减计数器根据上个转换时钟周期输出的计数值和本个转换时钟周期的步长进行相应的加法运算，并将加法运算得到的计数值发送至所述DAC电路；当所述加减计数器接收到的比较结果为低电平时，所述加减计数器根据上个转换时钟周期输出的计数值和本个转换时钟周期的步长进行相应的减法运算，并将减法运算得到的计数值发送至所述DAC电路。
[0012]作为一种可实施方式，设定所述加减计数器的转换时钟周期个数、每个转换时钟周期的步长与选择的ADC位数相对应具体包括：当选择的ADC位数为N位，设定所述加减计数器的转换时钟周期个数为N个，其中，转换时钟周期个数至少为1；第1个到第N个转换时钟周期的步长依次为2^(N
‑
1)、2^(N
‑
2)、2^(N
‑
3)、
…
、2^0，按此规律依次得到每个转换时钟周期的步长；其中，转换时钟周期的步长至少为1。
[0013]作为一种可实施方式，所述加减计数器预设有不同差值的绝对值对应的转换时钟
周期个数具体包括：当选择的ADC位数为N位且N大于等于6时，当所述差值的绝对值大于等于2^(N
‑
1)时，设定对应的转换时钟周期个数为N个，当所述差值的绝对值大于等于2^(N
‑
2)且小于2^(N
‑
1)时，设定对应的转换时钟周期个数为N
‑
1个，当所述差值的绝对值大于等于2^(N
‑
3)且小于2^(N
‑
2)时，设定对应的转换时钟周期个数为N
‑
2个，当所述差值的绝对值大于等于2^(N
‑
4)且小于2^(N
‑
3)时，设定对应的转换时钟周期个数为N
‑
3个，当所述差值的绝对值大于等于2^(N
‑
5)且小于2^(N
‑
4)时，设定对应的转换时钟周期个数为N
‑...

【技术保护点】

【技术特征摘要】
1.一种逐次逼近型ADC电路，其特征在于，包括DAC电路、模拟比较器、差值取绝对值电路和加减计数器；所述DAC电路用于根据所述加减计数器输出的计数值产生基准电压信号并将所述基准电压信号发送至所述模拟比较器；所述模拟比较器用于接收测量电压信号并将所述测量电压信号和输入的基准电压信号进行比较，得到比较结果并发送至所述加减计数器；所述加减计数器用于输出计数值并发送至所述DAC电路，当收到所述模拟比较器输出的比较结果时，所述加减计数器根据所述比较结果和本个转换时钟周期的步长对上个转换时钟周期输出的计数值进行相应的加减运算并将运算得到的计数值发送至所述DAC电路；所述差值取绝对值电路用于根据每次转换过程中所述模拟比较器输出的比较结果得到对应测量电压信号的转换结果，对前两次的转换结果计算差值的绝对值并将差值的绝对值发送至所述加减计数器；其中，当依次对第一次和第二次输入的测量电压信号进行转换时，所述加减计数器的转换时钟周期个数、每个转换时钟周期的步长与选择的ADC位数相对应；当对第三次及之后输入的测量电压信号进行转换时，所述加减计数器预设有不同差值的绝对值对应的转换时钟周期个数和每个转换时钟周期的步长，所述加减计数器根据预设和输入的差值的绝对值调整本次转换的转换时钟周期个数、每个转换时钟周期的步长，使得降低转换时间。2.根据权利要求1所述的逐次逼近型ADC电路，其特征在于，所述差值取绝对值电路和所述加减计数器都为数字电路。3.根据权利要求1所述的逐次逼近型ADC电路，其特征在于，所述DAC电路的电压输出端连接所述模拟比较器的负输入端，所述模拟比较器的正输入端连接测量电压信号输入端，所述模拟比较器的输出端连接所述加减计数器的第一输入端，所述加减计数器的输出端连接所述DAC电路的输入端和所述差值取绝对值电路的输入端，所述差值取绝对值电路的第一输出端连接所述加减计数器的第二输入端。4.根据权利要求1所述的逐次逼近型ADC电路，其特征在于，当所述测量电压信号大于所述基准电压信号时，所述模拟比较器输出的比较结果为高电平，当所述测量电压信号小于所述基准电压信号时，所述模拟比较器输出的比较结果为低电平；当所述加减计数器接收到的比较结果为高电平时，所述加减计数器根据上个转换时钟周期输出的计数值和本个转换时钟周期的步长进行相应的加法运算，并将加法运算得到的计数值发送至所述DAC电路；当所述加减计数器接收到的比较结果为低电平时，所述加减计数器根据上个转换时钟周期输出的计数值和本个转换时钟周期的步长进行相应的减法运算，并将减法运算得到的计数值发送至所述DAC电路。5.根据权利要求1所述的逐次逼近型ADC电路，其特征在于，设定所述加减计数器的转换时钟周期个数、每个转换时钟周期的步长与选择的ADC位数相对应具体包括：当选择的ADC位数为N位，设定所述加减计数器的转换时钟周期个数为N个，其中，转换时钟周期个数至少为1；第1个到第N个转换时钟周期的步长依次为2^(N
‑
1)、2^(N
‑
2)、2^(N
‑
3)、
…
、2^0，按此规律依次得到每个转换时钟周期的步长；其中，转换时钟周期的步长至少为1。6.根据权利要求1所述的逐次逼近型ADC电路，其特征在于，所述加减计数器预设有不
同差值的绝对值对应的转换时钟周期个数具体包括：当选择的ADC位数为N位且N大于等于6时，当所述差值的绝对值大于等于2^(N
‑
1)时，设定对应的转换时钟周期个数为N个，当所述差值的绝对值大于等于2^(N
‑
2)且小于2^(N
‑
1)时，设...

【专利技术属性】
技术研发人员：吕尧明，吴清源，黄海，杨宏，程飞，
申请(专利权)人：杭州米芯微电子有限公司，
类型：发明
国别省市：