半导体结构及半导体结构制作方法技术

本发明专利技术实施例属于半导体制作技术领域，涉及一种半导体结构及半导体结构制作方法，用于解决导电物在绝缘层上容易发生扩散，以形成对电路/器件的泄露路径，降低连接柱的隔离性能的问题。该半导体结构，膜层结构背离基底的一侧设置有布线层，基底背离膜层结构的一侧设置延伸至布线层的连接孔，连接孔的孔壁上设置有绝缘层；绝缘层上设置有阻挡环，阻挡环的中心线线连接孔的中心线共线设置，阻挡环的扩散性小于布线层的扩散性；连接孔内设置有与布线层接合的连接柱。通过设置阻挡环，在沿连接孔蚀刻部分布线层之后，阻挡环可以阻止因蚀刻而溅射形成的导电物向外扩散，进而避免形成电路/器件的泄露路径，提高了连接柱的隔离性能。提高了连接柱的隔离性能。提高了连接柱的隔离性能。

【技术实现步骤摘要】
半导体结构及半导体结构制作方法


[0001]本专利技术实施例涉及半导体制造
，尤其涉及一种半导体结构及半导体结构制作方法。

技术介绍

[0002]存储器等电子设备上一般设置有半导体结构。半导体结构包括基底以及设置在基底上的膜层结构；基底背离膜层结构的侧面上一般设置有接触垫，膜层结构远离基底的侧面上设置有布线层，布线层为具有一定形状的线路图形；基底上设置有贯穿至布线层的连接孔，连接孔内设置有连接布线层和接触垫的连接柱。
[0003]相关技术中，在制作半导体结构时，在基底上依次形成膜层结构和布线层，之后在基底远离膜层结构的侧面上形成延伸至布线层的孔洞，并在孔洞内形成绝缘层；之后沿孔洞蚀刻部分布线层，以形成连接孔；在连接孔内形成连接柱，连接柱的顶端与布线层连接；之后制作接触垫，以使接触垫与连接柱接触，以实现接触垫与布线层之间的连接。
[0004]然而，在蚀刻布线层的过程中，构成布线层的导电物会溅射在绝缘层上，导电物在绝缘层上容易发生扩散，以形成对电路/器件的泄露路径，降低连接柱的隔离性能。

技术实现思路

[0005]有鉴于此，本专利技术实施例提供一种半导体结构及半导体结构制作方法，以解决在蚀刻布线层的过程中，构成布线层的导电物会溅射在绝缘层上，导电物在绝缘层上容易发生扩散，以形成对电路/器件的泄露路径，降低连接柱的隔离性能的技术问题。
[0006]本专利技术实施例提供了一种半导体结构，包括：基底以及设置在所述基底上的膜层结构，所述膜层结构远离所述基底的一侧设置有布线层；所述基底背离所述膜层结构的一侧设置延伸至所述布线层的连接孔，所述连接孔的孔壁上设置有绝缘层；
[0007]所述绝缘层上设置有阻挡环，所述阻挡环的一端与所述布线层接合，并且所述阻挡环的中心线与所述连接孔的中心线共线设置，所述阻挡环的扩散性小于所述布线层的扩散性；所述连接孔内设置有连接柱，所述连接柱与所述布线层接合。
[0008]在可以包括上述实施例的一些实施例中，所述阻挡环设置在所述绝缘层的内壁上。
[0009]在可以包括上述实施例的一些实施例中，所述绝缘层的内壁上设置有环形阻挡槽，所述阻挡环容置在所述环形阻挡槽内。
[0010]在可以包括上述实施例的一些实施例中，所述阻挡环设置在所述绝缘层的外壁上。
[0011]在可以包括上述实施例的一些实施例中，所述绝缘层的外壁上设置有环形阻挡槽，所述阻挡环容置在所述环形阻挡槽内。
[0012]在可以包括上述实施例的一些实施例中，所述布线层为铜层，所述阻挡环为钨环。
[0013]在可以包括上述实施例的一些实施例中，所述阻挡环的环壁厚度为0.07μm
‑
0.2μ
m。
[0014]在可以包括上述实施例的一些实施例中，所述膜层结构包括层叠设置的浅沟槽隔离层和层间隔离层，所述浅沟槽隔离层和所述层间隔离层均设置在所述布线层和所述基底之间，且所述层间隔离层靠近所述布线层设置；所述阻挡环沿中心线方向的长度小于所述层间隔离层的厚度。
[0015]在可以包括上述实施例的一些实施例中，所述连接柱和所述绝缘层之间设置有导电缓冲层。
[0016]在可以包括上述实施例的一些实施例中，所述导电缓冲层和所述绝缘层的厚度均为
[0017]在可以包括上述实施例的一些实施例中，所述导电缓冲层为钽层。
[0018]本专利技术实施例还提供一种半导体结构制作方法，
[0019]提供基底，并在所述基底上形成膜层结构；
[0020]在所述膜层结构背离所述基底的一侧形成环形阻挡槽；
[0021]在所述阻挡槽内填充阻挡材料，以形成阻挡环；
[0022]在所述阻挡环的外侧或者内侧形成环形过渡槽；
[0023]在所述过渡槽内填充绝缘材料，以形成绝缘环；
[0024]在所述膜层结构上形成布线层；
[0025]在所述基底背离所述膜层结构的一侧形成延伸至所述阻挡环的盲孔，并在所述盲孔的孔壁上形成与所述绝缘环接触的绝缘侧壁，以使所述绝缘环和所述绝缘侧壁构成绝缘层；
[0026]去除所述阻挡环内的膜层结构，以形成延伸至所述布线层的连接孔；
[0027]在所述连接孔内形成与所述布线层接合的连接柱。
[0028]在可以包括上述实施例的一些实施例中，在形成所述连接柱之前还包括：
[0029]在所述绝缘层上形成导电缓冲层。
[0030]在可以包括上述实施例的一些实施例中，所述去除所述阻挡环内的膜层结构，以形成延伸至所述布线层的连接孔包括：
[0031]通过所述盲孔蚀刻所述阻挡环内的所述膜层结构，以形成孔洞，所述孔洞延伸至部分所述布线层内；所述孔洞和所述盲孔构成所述连接孔。
[0032]在可以包括上述实施例的一些实施例中，形成所述布线层之后还包括：
[0033]对所述基底进行减薄处理。
[0034]在可以包括上述实施例的一些实施例中，在形成所述连接柱之后还包括：
[0035]在所述基底上形成与所述连接柱背离所述布线层的一端接合的接触垫。
[0036]本实施例提供的半导体结构及半导体结构制作方法，膜层结构设置在基底上，膜层结构背离基底的一侧设置有布线层，基底背离膜层结构的一侧设置延伸至布线层的连接孔，连接孔的孔壁上设置有绝缘层；绝缘层上设置有阻挡环，阻挡环的一端与布线层接合，阻挡环的中心线线连接孔的中心线共线设置，阻挡环的扩散性小于布线层的扩散性；连接孔内设置有与布线层接合的连接柱。通过设置阻挡环，在沿连接孔蚀刻部分布线层之后，阻挡环可以阻止因蚀刻而溅射形成的导电物向外扩散，进而避免形成电路/器件的泄露路径，提高了连接柱的隔离性能。
附图说明
[0037]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0038]图1为本专利技术实施例提供的半导体结构的结构示意图一；
[0039]图2为图1中A
‑
A向的剖视图；
[0040]图3为本专利技术实施例提供的半导体结构的结构示意图二；
[0041]图4为图3中B
‑
B向的剖视图；
[0042]图5为本专利技术实施例提供的半导体结构制作方法的流程图；
[0043]图6为本专利技术实施例提供的半导体结构制作方法中形成阻挡槽后的结构示意图；
[0044]图7为本专利技术实施例提供的半导体结构制作方法中形成过渡槽后的结构示意图；
[0045]图8为本专利技术实施例提供的半导体结构制作方法中形成绝缘环后的结构示意图；
[0046]图9为本专利技术实施例提供的半导体结构制作方法中形成盲孔后的结构示意图；
[0047]图10为本专利技术实施例提供的半导体结构制作方法中形成孔洞后的结构示意图；
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底以及设置在所述基底上的膜层结构，所述膜层结构远离所述基底的一侧设置有布线层；所述基底背离所述膜层结构的一侧设置延伸至所述布线层的连接孔，所述连接孔的孔壁上设置有绝缘层；所述绝缘层上设置有阻挡环，所述阻挡环的一端与所述布线层接合，并且所述阻挡环的中心线与所述连接孔的中心线共线设置，所述阻挡环的扩散性小于所述布线层的扩散性；所述连接孔内设置有连接柱，所述连接柱与所述布线层接合。2.根据权利要求1所述的半导体结构，其特征在于，所述阻挡环设置在所述绝缘层的内壁上。3.根据权利要求2所述的半导体结构，其特征在于，所述绝缘层的内壁上设置有环形阻挡槽，所述阻挡环容置在所述环形阻挡槽内。4.根据权利要求1所述的半导体结构，其特征在于，所述阻挡环设置在所述绝缘层的外壁上。5.根据权利要求4所述的半导体结构，其特征在于，所述绝缘层的外壁上设置有环形阻挡槽，所述阻挡环容置在所述环形阻挡槽内。6.根据权利要求1
‑
5任一项所述的半导体结构，其特征在于，所述布线层为铜层，所述阻挡环为钨环。7.根据权利要求1
‑
5任一项所述的半导体结构，其特征在于，所述阻挡环的环壁厚度为0.07μm
‑
0.2μm。8.根据权利要求1
‑
5任一项所述的半导体结构，其特征在于，所述膜层结构包括层叠设置的浅沟槽隔离层和层间隔离层，所述浅沟槽隔离层和所述层间隔离层均设置在所述布线层和所述基底之间，且所述层间隔离层靠近所述布线层设置；所述阻挡环沿中心线方向的长度小于所述层间隔离层的厚度。9.根据权利要求1
‑

【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：