一种混合存储器结构及其制作方法、操作方法技术

本发明专利技术涉及一种混合存储器结构及其制作方法、操作方法，该存储器结构包括位于基底上的层叠结构，层叠结构包括交替排布的主栅层和隔离层，且层叠结构的底层和顶层均为隔离层，层叠结构包括相互分隔的第一/第二层叠结构；第一存储单元包括第一层叠结构、第一通孔和在第一通孔的侧壁依次设置的阻挡层、电荷捕获层、隧穿层、第一沟道层以及第一支撑层；第二存储单元包括第二层叠结构、第二通孔和在第二通孔的侧壁依次设置的介质层、铁电层、辅栅极材料层、第二沟道层以及第二支撑层。本申请的技术方案避免了芯片与芯片之间的数据传输，实现了芯片内部的数据传输，避免了外部数据总线的传输延迟影响，提高了数据的传输速度。提高了数据的传输速度。提高了数据的传输速度。

【技术实现步骤摘要】
一种混合存储器结构及其制作方法、操作方法


[0001]本专利技术涉及存储器
，尤其涉及一种混合存储器结构及其制作方法、操作方法。

技术介绍

[0002]3D NAND型存储器是目前最主流的非易失性存储器，即使在设备断电后，存储的数据也不会丢失。3D NAND型存储器相较于其他类型的存储器最大的优势在于有非常高的存储密度，单位面积内存储数据的容量主要归功于其三维结构，利用多层堆叠的架构特点使得3D NAND型存储器在水平方向和垂直方向两个方向上进行数据存储。但是3D NAND型存储器的读取速度较慢，一般为十微秒至百微秒量级，在应用中，例如固态硬盘，会将3D NAND型存储器与DRAM搭配使用，将DRAM作为3D NAND型存储器的缓存，两者搭配进行使用，但是由于两者处于不同的芯片，使得数据在两者之间的传输存在延迟，且传输速度较低。
[0003]基于上述分析，急需寻求一种存储器结构，在满足存储器存储容量和读写速度的同时，提高数据传输的速度。

技术实现思路

[0004]鉴于上述的分析，本专利技术实施例旨在提供一种混合存储器结构及其制作方法、操作方法，用以解决现有3D NAND型存储器与DRAM搭配使用时，两者之间的数据传输存在延迟、且传输速度较低的问题。
[0005]一方面，本专利技术实施例提供了一种混合存储器结构，包括位于基底上的层叠结构，所述层叠结构包括交替排布的主栅层和隔离层，且所述层叠结构的底层和顶层均为隔离层，所述层叠结构包括相互分隔的第一层叠结构以及第二层叠结构；
[0006]第一存储单元包括所述第一层叠结构、贯穿所述第一层叠结构的第一通孔以及在第一通孔的侧壁由外而内依次设置的阻挡层、电荷捕获层、隧穿层、第一沟道层以及第一支撑层；
[0007]第二存储单元包括所述第二层叠结构、贯穿所述第二层叠结构的第二通孔以及在第二通孔的侧壁由外而内依次设置的介质层、铁电层、辅栅极材料层、第二沟道层以及第二支撑层。
[0008]进一步，所述存储器结构包括多个存储矩阵，每个存储矩阵包括第一存储区域以及第二存储区域，所述第一存储区域包括多个第一存储单元，所述第二存储区域包括多个第二存储单元。
[0009]进一步，所述第一存储区域为3D NAND存储器区域，所述第二存储区域为铁电存储器区域，所述第一存储区域的面积大于所述第二存储区域的面积。
[0010]进一步，所述第一通孔以及所述第二通孔均为圆柱形，所述第一通孔与所述第二通孔的直径相等，所述第一通孔与所述第二通孔的直径选自90nm
‑
110nm。
[0011]进一步，所述电荷捕获层为硅的氮化物材料，所述隧穿层为硅的氧化物材料，所述
第一沟道层为多晶硅材料。
[0012]进一步，所述铁电层材料为HZO，所述辅栅极材料层为金属氮化物，所述第二沟道层为多晶硅或金属导电材料。
[0013]又一方面，本专利技术实施例提供了一种混合存储器结构的制作方法，包括：
[0014]提供一基底；
[0015]在所述基底上形成层叠结构，所述层叠结构包括交替排布的主栅层和隔离层，且所述层叠结构的底层和顶层均为隔离层，所述层叠结构包括相互分隔的第一层叠结构以及第二层叠结构；
[0016]在贯穿所述第一层叠结构的第一通孔的侧壁由外而内依次沉积阻挡层、电荷捕获层、隧穿层、第一沟道层以及第一支撑层，以形成第一存储单元；
[0017]在贯穿所述第二层叠结构的第二通孔的侧壁由外而内依次沉积介质层、铁电层、辅栅极材料层、第二沟道层以及第二支撑层，以形成第二存储单元。
[0018]进一步，在所述基底上形成层叠结构，包括：
[0019]在所述基底上形成初始层叠结构；
[0020]对所述初始层叠结构进行刻蚀，得到分隔所述第一层叠结构与所述第二层叠结构的分隔槽、贯穿所述第一层叠结构的第一通孔以及贯穿所述第二层叠结构的第二通孔；
[0021]对所述分隔槽进行填充，得到分割所述第一层叠结构以及所述第二层叠结构的分割线。
[0022]进一步，所述方法还包括
[0023]对所述第一存储单元、第二存储单元以及所述分割线远离所述基底的表面进行抛光处理。
[0024]再一方面，本专利技术实施例提供一种应用于上述任一项所述的混合存储器结构的操作方法，该方法包括：
[0025]当有数据进行存储操作时，数据首先被存储到第二存储单元；
[0026]判断所述混合存储器结构是否处于空闲状态；
[0027]若所述混合存储器结构处于空闲状态，则将存储到第二存储单元的数据存储到第一存储单元。
[0028]与现有技术相比，本专利技术至少可实现如下有益效果：
[0029]本申请通过采用将第一存储单元以及第二存储单元设置在同一基底上(即，同一个芯片上)，且结合第一存储单元包括第一层叠结构、第一通孔以及在第一通孔的侧壁由外而内依次设置的阻挡层、电荷捕获层、隧穿层、第一沟道层以及第一支撑层，第二存储单元包括第二层叠结构、第二通孔以及在第二通孔的侧壁由外而内依次设置的介质层、铁电层、辅栅极材料层、第二沟道层以及第二支撑层的技术方案，免去了在SSD中嵌入DRAM作为缓存，直接用第二存储单元代替DRAM作为缓存，且第二存储单元与第一存储单元位于同一芯片，而且第二存储单元具有非易失性，断电后数据依旧可以保存，延长了数据的时效性，数据传输距离更短，不需要进行芯片到芯片之间的数据传输，而是芯片内部的数据传输，避免了外部数据总线的传输延迟影响，提高了数据的传输速度。
[0030]本专利技术中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而
易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
[0031]附图仅用于示出具体实施例的目的，而并不认为是对本专利技术的限制，在整个附图中，相同的参考符号表示相同的部件。
[0032]图1为本申请一实施例中一种混合存储器结构示意图；
[0033]图2为本申请一实施例中多个存储矩阵结构示意图；
[0034]图3为本申请一实施例中一种混合存储器结构的制作方法流程示意图；
[0035]图4(a)至图4(d)为一种混合存储器结构的制作方法中的每个步骤对应的结构示意图
[0036]图5为本申请一实施例中一种操作方法流程示意图。
[0037]附图标记：
[0038]1‑
第一存储单元；11
‑
第一层叠结构；12
‑
第一通孔；13
‑
阻挡层；14
‑
电荷捕获层；15
‑
隧穿层；16
‑
第一沟道层；17
‑
第一支撑层；2
‑
第二存储单元；21
‑
第二层叠结构；2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种混合存储器结构，其特征在于，包括位于基底上的层叠结构，所述层叠结构包括交替排布的主栅层和隔离层，且所述层叠结构的底层和顶层均为隔离层，所述层叠结构包括相互分隔的第一层叠结构以及第二层叠结构；第一存储单元包括所述第一层叠结构、贯穿所述第一层叠结构的第一通孔以及在第一通孔的侧壁由外而内依次设置的阻挡层、电荷捕获层、隧穿层、第一沟道层以及第一支撑层；第二存储单元包括所述第二层叠结构、贯穿所述第二层叠结构的第二通孔以及在第二通孔的侧壁由外而内依次设置的介质层、铁电层、辅栅极材料层、第二沟道层以及第二支撑层。2.根据权利要求1所述的存储器结构，其特征在于，所述存储器结构包括多个存储矩阵，每个存储矩阵包括第一存储区域以及第二存储区域，所述第一存储区域包括多个第一存储单元，所述第二存储区域包括多个第二存储单元。3.根据权利要求2所述的存储器结构，其特征在于，所述第一存储区域为3D NAND存储器区域，所述第二存储区域为铁电存储器区域，所述第一存储区域的面积大于所述第二存储区域的面积。4.根据权利要求1所述的存储器结构，其特征在于，所述第一通孔以及所述第二通孔均为圆柱形，所述第一通孔与所述第二通孔的直径相等，所述第一通孔与所述第二通孔的直径选自90nm
‑
110nm。5.根据权利要求1所述的存储器结构，其特征在于，所述电荷捕获层为硅的氮化物材料，所述隧穿层为硅的氧化物材料，所述第一沟道层为多晶硅材料。6.根据权利要求1所述的存储器结构，其特征在于，所述铁电层材料为HZO，所述辅栅极材料层为金属氮...

【专利技术属性】
技术研发人员：范冬宇，夏志良，霍宗亮，叶甜春，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：