三维存储器及其制备方法技术

本申请提供了一种三维存储器及其制备方法。该三维存储器包括：存储叠层结构；多个存储沟道结构，贯穿存储叠层结构；选择叠层结构，位于存储叠层结构上；顶部选择栅切口结构，贯穿选择叠层结构；以及多个选择沟道结构，贯穿选择叠层结构并与多个存储沟道结构分别连接，其中，多个选择沟道结构沿着顶部选择栅切口结构的延伸方向成行布置，顶部选择栅切口结构在相邻的选择沟道结构行之间延伸；顶部选择栅切口结构每侧具有至少一个偏置选择沟道结构行，其中，偏置选择沟道结构行中的选择沟道结构，其轴线与顶部选择栅切口结构的距离，大于其连接的存储沟道结构的轴线与顶部选择栅切口结构的距离。的距离。的距离。

【技术实现步骤摘要】
三维存储器及其制备方法
[0001]分案申请声明
[0002]本申请是2021年06月21日递交的专利技术名称为“三维存储器及其制备方法”、申请号为202110687429.2的中国专利技术专利申请的分案申请。


[0003]本申请涉及半导体
，更具体地，涉及三维储存器及其制备方法。

技术介绍

[0004]三维存储器(3D NAND)可以通过增加垂直堆叠层数或者沟道结构的单位存储密度来提高其存储容量。具体地，可以通过优化沟道结构的布置形式来增加三维存储器的单位存储密度。
[0005]在一些沟道结构的布置形式中，沟道结构以相互交错的布置形式在存储块内划分为九行，顶部选择栅切口(TSG)位于沟道结构行之间，以将存储块中的沟道结构行分割为若干部分，从而便于控制分割后的存储块进行编程、擦除等操作。为避免顶部选择栅切口(TSG)与沟道结构行之间存在重叠区(Overlap)，可以通过增加沟道结构行之间的距离的方法来实现。另一种选择，可使顶部选择栅切口贯穿处于中间位置的沟道结构行，并将处于中间位置的沟道结构行作为虚拟沟道结构行，从而使得处于中间位置的沟道结构行中的沟道结构不具有存储功能。然而，这些布置形式均会限制单位存储密度的提升。
[0006]因而，如何提高三维存储单元的单位存储密度是本领域致力于研究的课题之一。

技术实现思路

[0007]第一方面，本申请提供了一种三维存储器。该三维存储器包括：存储叠层结构；多个存储沟道结构，贯穿存储叠层结构；选择叠层结构，位于存储叠层结构上；顶部选择栅切口结构，贯穿选择叠层结构；以及多个选择沟道结构，贯穿选择叠层结构并与多个存储沟道结构分别连接，其中，多个选择沟道结构沿着顶部选择栅切口结构的延伸方向成行布置，顶部选择栅切口结构在相邻的选择沟道结构行之间延伸；顶部选择栅切口结构每侧具有至少一个偏置选择沟道结构行，其中，偏置选择沟道结构行中的选择沟道结构，其轴线与顶部选择栅切口结构的距离，大于其连接的存储沟道结构的轴线与顶部选择栅切口结构的距离。
[0008]在一些实施方式中，选择沟道结构的最大关键尺寸小于存储沟道结构的最大关键尺寸。
[0009]在一些实施方式中，选择沟道结构包括：电介质芯部以及依次围绕电介质芯部的导电层和绝缘层，其中，导电层与存储沟道结构相接触。
[0010]在一些实施方式中，该三维存储器还包括：选择沟道插塞，位于选择沟道结构的远离存储沟道结构的端部，并与导电层相接触，其中，在垂直于选择叠层结构和存储叠层结构的堆叠方向上，选择沟道插塞的尺寸大于选择沟道结构的尺寸。
[0011]在一些实施方式中，相邻的顶部选择栅切口结构之间具有多个选择沟道结构行，
其中位于相邻的顶部选择栅切口结构之间的偏置选择沟道结构行的数量少于或等于多个选择沟道结构行的数量。
[0012]在一些实施方式中，位于相邻的顶部选择栅切口结构之间的偏置选择沟道结构行中，选择沟道结构的轴线与相邻的顶部选择栅切口结构中的一个的距离大于选择沟道结构连接的存储沟道结构的轴线与该顶部选择栅切口结构的距离的偏置选择沟道结构行的数量，等于选择沟道结构的轴线与相邻的顶部选择栅切口结构中的另一个的距离大于选择沟道结构连接的存储沟道结构的轴线与该顶部选择栅切口结构的距离的偏置选择沟道结构行的数量。
[0013]在一些实施方式中，顶部选择栅切口结构在垂直于选择叠层结构和存储叠层结构的堆叠方向上的截面形状包括波浪形。
[0014]第二方面，本申请提供了一种三维存储器。该三维存储器包括：存储叠层结构；多个存储沟道结构，贯穿存储叠层结构；选择叠层结构，位于存储叠层结构上；顶部选择栅切口结构，贯穿选择叠层结构；以及多个选择沟道结构，贯穿选择叠层结构并与多个存储沟道结构分别连接，其中，多个选择沟道结构沿着顶部选择栅切口结构的延伸方向成行布置，顶部选择栅切口结构在相邻的选择沟道结构行之间延伸；顶部选择栅切口结构每侧具有至少一个偏置选择沟道结构行，其中，偏置选择沟道结构行中的选择沟道结构相对于与其连接的存储沟道结构向远离顶部选择栅切口结构的方向偏轴设置。
[0015]在一些实施方式中，选择沟道结构的最大关键尺寸小于存储沟道结构的最大关键尺寸。
[0016]在一些实施方式中，选择沟道结构包括：电介质芯部以及依次围绕电介质芯部的导电层和绝缘层，其中，导电层与存储沟道结构相接触。
[0017]在一些实施方式中，该三维存储器还包括：选择沟道插塞，位于选择沟道结构的远离存储沟道结构的端部，并与导电层相接触，其中，在垂直于选择叠层结构和存储叠层结构的堆叠方向上，选择沟道插塞的尺寸大于选择沟道结构的尺寸。
[0018]在一些实施方式中，相邻的顶部选择栅切口结构之间具有多个选择沟道结构行，其中位于相邻的顶部选择栅切口结构之间的偏置选择沟道结构行的数量少于或等于多个选择沟道结构行的数量。
[0019]在一些实施方式中，位于相邻的顶部选择栅切口结构之间的偏置选择沟道结构行中，选择沟道结构相对于与其连接的存储沟道结构向远离相邻的顶部选择栅切口结构中的一个的方向偏轴设置的偏置选择沟道结构行的数量，等于选择沟道结构相对于与其连接的存储沟道结构向远离相邻的顶部选择栅切口结构中的另一个的方向偏轴设置的偏置选择沟道结构行的数量。
[0020]在一些实施方式中，顶部选择栅切口结构在垂直于选择叠层结构和存储叠层结构的堆叠方向上的截面形状包括波浪形。
[0021]第三方面，本申请提供了一种三维存储器。该三维存储器包括：存储叠层结构；存储沟道结构，贯穿存储叠层结构；选择叠层结构，位于存储叠层结构上；选择沟道结构，贯穿选择叠层结构并与存储沟道结构相连接；以及顶部选择栅切口结构，贯穿选择叠层结构，其中，顶部选择栅切口结构在相邻的选择沟道结构行之间延伸，沿顶部选择栅切口结构的排布方向上，邻近顶部选择栅切口结构两侧的选择沟道结构之间的距离，大于分别与该选择
沟道结构连接的存储沟道结构彼此之间的距离。
[0022]在一些实施方式中，选择沟道结构的最大关键尺寸小于存储沟道结构的最大关键尺寸。
[0023]在一些实施方式中，选择沟道结构包括：电介质芯部以及依次围绕电介质芯部的导电层和绝缘层，其中，导电层与存储沟道结构相接触。
[0024]在一些实施方式中，该三维存储器还包括：选择沟道插塞，位于选择沟道结构的远离存储沟道结构的端部，并与导电层相接触，其中，在垂直于选择叠层结构和存储叠层结构的堆叠方向上，选择沟道插塞的尺寸大于选择沟道结构的尺寸。
[0025]在一些实施方式中，多个选择沟道结构沿着顶部选择栅切口结构的延伸方向成行布置，多个选择沟道结构行布置于相邻的顶部选择栅切口结构之间。
[0026]在一些实施方式中，顶部选择栅切口结构在垂直于选择叠层结构和存储叠层结构的堆叠方向上的截面形状包括波浪形。
[0027]第四方面，本申请提供了一种三维存储器。该三维存储器包括：存储叠层结构；多个存储沟道结构，贯穿存储叠层结构；选择本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.三维存储器，其特征在于，包括：存储叠层结构；多个存储沟道结构，贯穿所述存储叠层结构；选择叠层结构，位于所述存储叠层结构上；顶部选择栅切口结构，贯穿所述选择叠层结构；以及多个选择沟道结构，贯穿所述选择叠层结构并与多个所述存储沟道结构分别连接，其中，多个所述选择沟道结构沿着所述顶部选择栅切口结构的延伸方向成行布置，所述顶部选择栅切口结构在相邻的选择沟道结构行之间延伸；所述顶部选择栅切口结构每侧具有至少一个偏置选择沟道结构行，其中，所述偏置选择沟道结构行中的选择沟道结构，其轴线与所述顶部选择栅切口结构的距离，大于其连接的存储沟道结构的轴线与所述顶部选择栅切口结构的距离。2.根据权利要求1所述的三维存储器，其特征在于，所述选择沟道结构的最大关键尺寸小于所述存储沟道结构的最大关键尺寸。3.根据权利要求1所述的三维存储器，其特征在于，所述选择沟道结构包括：电介质芯部以及依次围绕所述电介质芯部的导电层和绝缘层，其中，所述导电层与所述存储沟道结构相接触。4.根据权利要求3所述的三维存储器，其特征在于，还包括：选择沟道插塞，位于所述选择沟道结构的远离所述存储沟道结构的端部，并与所述导电层相接触，其中，在垂直于所述选择叠层结构和所述存储叠层结构的堆叠方向上，所述选择沟道插塞的尺寸大于所述选择沟道结构的尺寸。5.根据权利要求1所述的三维存储器，其特征在于，相邻的所述顶部选择栅切口结构之间具有多个选择沟道结构行，其中位于相邻的所述顶部选择栅切口结构之间的所述偏置选择沟道结构行的数量少于或等于所述多个选择沟道结构行的数量。6.根据权利要求5所述的三维存储器，其特征在于，位于相邻的所述顶部选择栅切口结构之间的所述偏置选择沟道结构行中，所述选择沟道结构的轴线与相邻的所述顶部选择栅切口结构中的一个的距离大于所述选择沟道结构连接的存储沟道结构的轴线与该顶部选择栅切口结构的距离的偏置选择沟道结构行的数量，等于所述选择沟道结构的轴线与相邻的所述顶部选择栅切口结构中的另一个的距离大于所述选择沟道结构连接的存储沟道结构的轴线与该顶部选择栅切口结构的距离的偏置选择沟道结构行的数量。7.根据权利要求1所述的三维存储器，其特征在于，所述顶部选择栅切口结构在垂直于所述选择叠层结构和所述存储叠层结构的堆叠方向上的截面形状包括波浪形。8.三维存储器，其特征在于，包括：存储叠层结构；多个存储沟道结构，贯穿所述存储叠层结构；选择叠层结构，位于所述存储叠层结构上；顶部选择栅切口结构，贯穿所述选择叠层结构；以及多个选择沟道结构，贯穿所述选择叠层结构并与多个所述存储沟道结构分别连接，其中，多个所述选择沟道结构沿着所述顶部选择栅切口结构的延伸方向成行布置，所述顶部
选择栅切口结构在相邻的选择沟道结构行之间延伸；所述顶部选择栅切口结构每侧具有至少一个偏置选择沟道结构行，其中，所述偏置选择沟道结构行中的选择沟道结构相对于与其连接的存储沟道结构向远离所述顶部选择栅切口结构的方向偏轴设置。9.根据权利要求8所述的三维存储器，其特征在于，所述选择沟道结构的最大关键尺寸小于所述存储沟道结构的最大关键尺寸。10.根据权利要求8所述的三维存储器，其特征在于，所述选择沟道结构包括：电介质芯部以及依次围绕所述电介质芯部的导电层和绝缘层，其中，所述导电层与所述存储沟道结构相接触。11.根据权利要求10所述的三维存储器，其特征在于，还包括：选择沟道插塞，位于所述选择沟道结构的远离所述存储沟道结构的端部，并与所述导电层相接触，其中，在垂直于所述选择叠层结构和所述存储叠层结构的堆叠方向上，所述选择沟道插塞的尺寸大于所述选择沟道结构的尺寸。12.根据权利要求8所述的三维存储器，其特征在于，相邻的所述顶部选择栅切口结构之间具有多个选择沟道结构行，其中位于相邻的所述顶部选择栅切口结构之间的所述偏置选择沟道结构行的数量少于或等于所述多个选择沟道结构行的数量。13.根据权利要求12所述的三维存储器，其特征在于，位于相邻的所述顶部选择栅切口结构之间的所述偏置选择沟道结构行中，所述选择沟道结构相对于与其连接的存储沟道结构向远离相邻的所述顶部选择栅切口结构中的一个的方向偏轴设置的偏置选择沟道结构行的数量，等于所述选择沟道结构相对于与其连接的存储沟道结构向远离相邻的所述顶部选择栅切口结构中的另一个的方向偏轴设置的偏置选择沟道结构行的数量。14.根据权利要求8所述的三维存储器，其特征在于，所述顶部选择栅切口结构在垂直于所述选择叠层结构和所述存储叠层结构的堆叠方向上的截面形状包括波浪形。15.三维存储器，其特征在于，包括：存储叠层结构；存储沟道结构，...

【专利技术属性】
技术研发人员：高庭庭，夏志良，刘小欣，孙昌志，杜小龙，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：