USB集成电路、测试平台及USB集成电路的操作方法技术

本发明专利技术提供一种USB集成电路、测试平台及USB集成电路的操作方法。USB集成电路包括USB端口物理层电路、第一通道配接器、第二通道配接器、路由电路以及USB传输层电路。USB端口物理层电路用以传输在USB集成电路与外部装置之间的差动信号。当USB集成电路操作于测试模式时，路由电路将第一通道配接器电性连接至USB端口物理层电路。当USB集成电路操作在工作模式时，路由电路将第二通道配接器电性连接至USB端口物理层电路。USB传输层电路耦接第一通道配接器以及第二通道配接器。道配接器以及第二通道配接器。道配接器以及第二通道配接器。

【技术实现步骤摘要】
USB集成电路、测试平台及USB集成电路的操作方法


[0001]本专利技术涉及一种电子电路，且特别涉及一种通用串行总线(Universal Serial Bus，以下称为USB)集成电路、测试平台以及USB集成电路的操作方法。

技术介绍

[0002]USB是连接计算机系统和外部装置的一种标准。USB依据传输速度以及连接方式分为多种规范。对于USB4 V2 Gen4规范而言，信号是以脉冲幅度调制(Pulse
‑
amplitude modulation，PAM)的方式来进行编码。
[0003]在另一方面，在电子装置的研发阶段，应用了USB4 V2 Gen4规范的电子装置可以通过可编程逻辑装置(Programmable Logic Device，PLD)来执行测试。然而，现行的可编程逻辑装置可支持的传输标准有限，而无法对符合USB4 V2 Gen4规范的信号来执行测试。
[0004]须注意的是，“现有技术”段落的内容是用来帮助了解本专利技术。在“现有技术”段落所公开的部分内容(或全部内容)可能不是本领域技术人员所知道的已知技术。在“现有技术”段落所公开的内容，不代表该内容在本专利技术申请前已被本领域技术人员所知悉。

技术实现思路

[0005]本专利技术实施例提供一种USB集成电路，能够对应用了USB4 V2 Gen4规范的待测装置来执行测试。
[0006]本专利技术实施例的USB集成电路包括第一USB端口物理层电路、第一通道配接器、第二通道配接器、路由电路以及USB传输层电路。第一USB端口物理层电路用以传输在USB集成电路与外部装置之间的差动信号。路由电路耦接第一USB端口物理层电路、第一通道配接器以及第二通道配接器。当USB集成电路操作在测试模式时，路由电路将第一通道配接器电性连接至第一USB端口物理层电路。当USB集成电路操作在工作模式时，路由电路将第二通道配接器电性连接至第一USB端口物理层电路。USB传输层电路耦接第一通道配接器以及第二通道配接器。
[0007]本专利技术实施例还提供一种测试平台。测试平台用以测试待测USB集成电路。测试平台包括测试机台以及USB集成电路。测试机台用以产生测试样式。USB集成电路耦接至测试机台以接收符合USB4 V2规范的第一下行信号。第一下行信号包括测试样式。USB集成电路还耦接至待测USB集成电路以提供符合USB4 V1规范的第二下行信号。测试机台所产生的测试样式通过USB集成电路被传输至待测USB集成电路。USB集成电路包括第一USB端口物理层电路、第一通道配接器、路由电路以及USB传输层电路。第一USB端口物理层电路用以传输在USB集成电路与测试机台之间的差动信号。路由电路耦接第一USB端口物理层电路以及第一通道配接器。当USB集成电路操作在测试模式时，路由电路将第一通道配接器电性连接至第一USB端口物理层电路。USB传输层电路耦接第一通道配接器。
[0008]本专利技术实施例还提供一种USB集成电路的操作方法。USB集成电路的操作方法包括以下的操作：通过USB集成电路的第一USB端口物理层电路传输在USB集成电路与外部装置
之间的差动信号；当USB集成电路操作在测试模式时，通过USB集成电路的路由电路将USB集成电路的第一通道配接器电性连接至第一USB端口物理层电路，其中路由电路耦接第一USB端口物理层电路与第一通道配接器，以及USB集成电路的USB传输层电路耦接第一通道配接器；以及当USB集成电路操作在工作模式时，通过路由电路将USB集成电路的第二通道配接器电性连接至第一USB端口物理层电路，其中路由电路以及USB传输层电路耦接第二通道配接器。
[0009]基于上述，本专利技术实施例的USB集成电路、测试平台以及USB集成电路的操作方法可以通过USB端口物理层电路以及通道配接器来传输符合USB4 V2 Gen4规范的应用特定数据，以对待测USB集成电路执行测试。
[0010]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
[0011]图1是根据本专利技术实施例所绘示的USB集成电路的电路方块(circuitblock)图。
[0012]图2是根据本专利技术实施例所绘示的USB集成电路的操作方法流程示意图。
[0013]图3是根据本专利技术另一实施例所绘示的USB集成电路的电路方块示意图。
[0014]图4是根据本专利技术另一实施例所绘示的USB集成电路的电路方块。
[0015]图5是根据本专利技术实施例所绘示的测试平台的电路方块示意图。
[0016]图6是根据本专利技术实施例所绘示的传输层分组的示意图。
[0017]【符号说明】
[0018]100、300、400_1～400_2、500:USB集成电路
[0019]110:USB端口物理层电路
[0020]120、320:路由电路
[0021]131～132:通道配接器
[0022]140:USB传输层电路
[0023]310、410_1～410_2、510:USB4 V2端口物理层电路
[0024]321:多工器
[0025]322:解多工器
[0026]331～332、431_1～431_2、432_1～432_2、531:USB4 V2通道配接器
[0027]330、430_1～430_2、530、630:数据转换器
[0028]340、540:USB4 V2传输层电路
[0029]351～352、551～554:USB4 V1通道配接器
[0030]361～362、561～564:USB4 V1端口物理层电路
[0031]470、570:测试机台
[0032]480、580:待测USB集成电路
[0033]50:测试平台
[0034]611～614:USB4 V1端口物理层电路
[0035]640:可编程逻辑电路
[0036]D1～D4:电子装置
[0037]HD:标头字段
[0038]L1～L2:线
[0039]PL:酬载字段
[0040]S11～S12、S14、S21～S24、S31～S34:差动信号
[0041]S210～S240:步骤
[0042]T00、T01、T02:三进位制数字信号
[0043]TLP:传输层分组
具体实施方式
[0044]本专利技术的部分实施例接下来将会配合附图来详细描述，以下的描述所引用的元件符号，当不同附图出现相同的元件符号将视为相同或相似的元件。这些实施例只是本专利技术的一部分，并未揭示所有本专利技术的可实施方式。更确切的说，这些实施例只是本专利技术的专利申请范围中的范例。
[0045]图1是根据本专利技术实施例所绘示的USB集成电路的电路方块图。在一些实施例中，USB集成电路100可以应用在USB集线器(hub)的上行串流端口(Upstream<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种USB集成电路，包括：第一USB端口物理层电路，用以传输在该USB集成电路与外部装置之间的差动信号；第一通道配接器；第二通道配接器；路由电路，耦接该第一USB端口物理层电路、该第一通道配接器以及该第二通道配接器，其中当该USB集成电路操作在测试模式时，该路由电路将该第一通道配接器电性连接至该第一USB端口物理层电路，以及当该USB集成电路操作在工作模式时，该路由电路将该第二通道配接器电性连接至该第一USB端口物理层电路；以及USB传输层电路，耦接该第一通道配接器以及该第二通道配接器。2.如权利要求1所述的USB集成电路，其中该第一通道配接器为符合USB4 V2规范的厂商特定配接器，并且该第二通道配接器为符合USB4 V2规范的通道配接器。3.如权利要求1所述的USB集成电路，还包括：多个第三通道配接器，耦接该USB传输层电路；以及多个第二USB端口物理层电路，一对一地耦接这些第三通道配接器。4.如权利要求1所述的USB集成电路，其中当该USB集成电路操作在该测试模式时，该第二通道配接器被禁能，并且该第一通道配接器耦接第三通道配接器以与该第三通道配接器同步地操作。5.如权利要求1所述的USB集成电路，其中该差动信号包括具有三种位阶状态的脉冲幅度调制信号，以及该第一USB端口物理层电路用以将该差动信号转换为三进位制数字信号。6.如权利要求1所述的USB集成电路，还包括：多个第三通道配接器，耦接该USB传输层电路，其中该第一USB端口物理层电路用以将在该USB集成电路与该外部装置之间的多个差动信号转换为多个三进位制数字信号，该第一通道配接器将这些三进位制数字信号封装成与这些第三通道配接器一对一对应的多个传输层分组，并且该USB传输层电路将这些传输层分组的每一个传输至这些第三通道配接器中的对应者。7.如权利要求6所述的USB集成电路，其中这些传输层分组的标头字段包括批次信息，这些传输层分组的每一个的酬载字段包括多个列，该第一通道配接器将这些三进位制数字信号依序填入这些传输层分组的每一个的这些列中的第一列，以及在这些第一列被填满后该第一通道配接器将这些三进位制数字信号依序填入这些传输层分组的每一个的这些列中的第二列。8.如权利要求1所述的USB集成电路，其中该路由电路包括：解多工器，具有输入端耦接该第一USB端口物理层电路的输出端，其中该解多工器的第一输出端耦接该第一通道配接器的输入端，该解多工器的第二输出端耦接该第二通道配接器的输入端，当该USB集成电路操作在该测试模式时该解多工器将该第一USB端口物理层电路的该输出端耦接至该第一通道配接器的该输入端，以及当该USB集成电路操作在该工作模式时该解多工器将该第一USB端口物理层电路的该输出端耦接至该第二通道配接器的该输入端；以及多工器，具有输出端耦接该第一USB端口物理层电路的输入端，其中该多工器的第一输入端耦接该第一通道配接器的输出端，该多工器的第二输入端耦接该第二通道配接器的输
出端，当该USB集成电路操作在该测试模式时该多工器将该第一USB端口物理层电路的该输入端耦接至该第一通道配接器的该输出端，以及当该USB集成电路操作在该工作模式时该多工器将该第一USB端口物理层电路的该输入端耦接至该第二通道配接器的该输出端。9.一种测试平台，用以测试待测USB集成电路，该测试平台包括：测试机台，用以产生至少一测试样式；以及USB集成电路，耦接至该测试机台以接收符合USB4 V2规范的第一下行信号，其中该第一下行信号包括该测试样式，该USB集成电路还耦接至该待测USB集成电路以提供符合USB4 V1规范的第二下行信号，该测试机台所产生的该测试样式通过该USB集成电路被传输至该待测USB集成电路，以及该USB集成电路包括：第一USB端口物理层电路，用以传输在该USB集成电路与该测试机台之间的差动信号；第一通道配接器；路由电路，耦接该第一USB端口物理层电路以及该第...

【专利技术属性】
技术研发人员：邱灏轩，
申请(专利权)人：威锋电子股份有限公司，
类型：发明
国别省市：