System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及一种电子电路,且特别涉及一种可承受过度电性应力的集成电路。
技术介绍
1、静电无所不在。当元件遇上了超过所能负荷的电压或电流时,元件很容易就烧毁,此即为eos(electrical over stress,过度电性应力)问题。一般而言,集成电路的焊垫(或连接垫)具有静电放电(electrostatic discharge,esd)防护电路。当焊垫发生esd事件时,位于焊垫的esd防护电路可以适时地将esd电流导引至参考电压线,以避免esd电压或电流损坏核心电路。
2、一般而言,位于焊垫的esd防护电路可以有效避免人体模型(human-body model,hbm)或机器放电模型(machine model,mm)等级的esd电能损坏核心电路。mm等级的esd电压(峰值)约为100至200伏特。hbm等级的esd电压(峰值)约为500至2000伏特,而升压时间(rise time)约为25ns。然而,当焊垫发生更高压且更快速的eos事件时,例如iec-61000-4-2模型等级的esd电能,位于焊垫的esd防护电路可能来不及将esd电流导引至参考电压线,致使eos电压或电流损坏核心电路。iec-61000-4-2模型等级的esd电压(峰值)约为2000至15000伏特,而升压时间(rise time)小于1ns。如何能够承受更高压且更快速的eos,是集成电路
的诸多技术课题之一。
3、须注意的是,“现有技术”段落的内容是用来帮助了解本专利技术。在“现有技术”段落所公开的部分内容(或全部内
技术实现思路
1、本专利技术提供一种集成电路,以提供静电放电(electrostatic discharge,esd)防护功能,也可承受过度电性应力(electrical over stress,eos)。
2、在本专利技术的一实施例中,上述的集成电路包括核心电路、连接垫、高通滤波器(high pass filter,hpf)、esd防护电路以及esd加强防护电路。高通滤波器的第一端耦接至连接垫。esd防护电路耦接至连接垫以及高通滤波器的第一端。esd加强防护电路的第一端耦接至高通滤波器的第二端。esd加强防护电路的第二端耦接至核心电路的信号端。
3、基于上述,本专利技术诸实施例所述esd防护电路可以提供esd防护功能。举例来说,在一些应用情境中,esd防护电路可以有效避免人体模型(human-body model,hbm)或机器放电模型(machine model,mm)等级的esd电能损坏核心电路。当连接垫发生更高压且更快速的eos事件时,例如iec-61000-4-2模型等级的esd电能,所述esd防护电路可能来不及将全部eos电能导引至参考电压线,致使部分eos电能可能通过高通滤波器。此时,所述esd加强防护电路可以有效地避免通过了高通滤波器的eos电能损坏核心电路。
4、为让本专利技术的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
本文档来自技高网...【技术保护点】
1.一种集成电路,包括:
2.如权利要求1所述的集成电路,其中该核心电路包括均衡器、信号流失检测电路或是放大器。
3.如权利要求1所述的集成电路,其中该高通滤波器包括:
4.如权利要求1所述的集成电路,其中该静电放电加强防护电路包括:
5.如权利要求1所述的集成电路,其中该静电放电加强防护电路包括:
6.如权利要求1所述的集成电路,其中该静电放电加强防护电路包括:
7.如权利要求1所述的集成电路,其中该静电放电加强防护电路包括:
8.如权利要求1所述的集成电路,其中该静电放电加强防护电路包括:
9.如权利要求1所述的集成电路,还包括:
10.如权利要求9所述的集成电路,其中该电阻终端网络包括:
【技术特征摘要】
1.一种集成电路,包括:
2.如权利要求1所述的集成电路,其中该核心电路包括均衡器、信号流失检测电路或是放大器。
3.如权利要求1所述的集成电路,其中该高通滤波器包括:
4.如权利要求1所述的集成电路,其中该静电放电加强防护电路包括:
5.如权利要求1所述的集成电路,其中该静电放电加强防护电路包括:
【专利技术属性】
技术研发人员:刘荣昌,张珈玮,
申请(专利权)人:威锋电子股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。