多层式芯片内置电感结构制造技术

本发明专利技术公开一种多层式芯片内置电感结构，包括：具有一电感中心区的一金属层间介电层、位于金属层间介电层内的一第一金属绕线部以及位于金属层间介电层内且电连接位于上方的第一金属绕线部的一第二金属绕线部。第一金属绕线部包括：围绕电感中心区的一第一螺旋型线圈以及围绕第一螺旋型线圈的一第一开放型环形线圈。第二金属绕线部包括：垂直重叠第一螺旋型线圈及第一开放型环形线圈的一第二螺旋型线圈，使第二螺旋型线圈的一最外匝线圈对应于第一开放型环形线圈。于第一开放型环形线圈。于第一开放型环形线圈。

【技术实现步骤摘要】
多层式芯片内置电感结构


[0001]本专利技术涉及一种半导体结构，特别是涉及一种可缩小平面尺寸的多层式芯片内置电感(on
‑
chip inductor)结构。

技术介绍

[0002]许多数字及模拟部件及电路已成功地运用于半导体集成电路。上述部件包含了被动(无源)元件，例如电感元件、电阻元件或电容元件等。典型的半导体集成电路包含一硅基底。一层以上的介电层设置于基底上，且一层以上的金属层设置于介电层中。这些金属层可通过现行的半导体制作工艺技术而形成芯片内置部件，例如，芯片内置电感元件。
[0003]在上述芯片内置电感元件中，采用介电层内的多层金属层作为螺旋线圈会因为厚度较薄而会有品质因素(quality factor/Q value)降低的问题。再者，电感元件的电感值通常正比于螺旋线圈的长度，因此为了达到所需的电杆值，而造成电感元件的平面尺寸增加以及制造成本的增加。
[0004]因此，有必要寻求一种新的电感元件结构，其可排除或改善上述的问题。

技术实现思路

[0005]在一些实施例中，提供一种多层式芯片内置电感结构，包括：具有一电感中心区的一金属层间介电层、位于金属层间介电层内一第一金属绕线部以及位于金属层间介电层内且电连接位于上方的第一金属绕线部的一第二金属绕线部。第一金属绕线部包括：围绕电感中心区的一第一螺旋型线圈以及围绕第一螺旋型线圈的一第一开放型环形线圈。第二金属绕线部包括：垂直重叠第一螺旋型线圈及第一开放型环形线圈的一第二螺旋型线圈，使第二螺旋型线圈的一最外匝线圈对应于第一开放型环形线圈。
[0006]在一些实施例中，提供一种多层式芯片内置电感结构，包括：具有一电感中心区的一金属层间介电层、位于金属层间介电层内的一最顶层金属层、位于金属层间介电层内的一次顶层金属层以及设置于最顶层金属层与次顶层金属层之间并与之电连接第一、第二及第三介层连接结构区。最顶层金属层包括：围绕电感中心区的一第一双匝螺旋型线圈以及围绕第一双匝螺旋型线圈的一第一单匝开放型环形线圈。次顶层金属层包括：围绕电感中心区且垂直重叠第一双匝螺旋型线圈的一内匝线圈的一第二单匝开放型环形线圈以及围绕第二单匝开放型环形线圈一第二双匝螺旋型线圈。第一单匝开放型环形线圈垂直重叠第二双匝螺旋型线圈的一外匝线圈。
[0007]在一些实施例中，提供一种多层式芯片内置电感结构，包括：具有一电感中心区的一金属层间介电层、位于金属层间介电层内的一最顶层金属层以及位于金属层间介电层内的一次顶层金属层。最顶层金属层包括：围绕电感中心区的一单匝螺旋型线圈以及围绕单匝螺旋型线圈的一单匝开放型环形线圈。次顶层金属层包括：围绕的电感中心区的一双匝螺旋型线圈。单匝螺旋型线圈垂直重叠双匝螺旋型线圈的一内匝线圈，且单匝开放型环形线圈垂直重叠双匝螺旋型线圈的一外匝线圈。多层式芯片内置电感结构也包括：一第一介
层连接结构区及一第二介层连接结构区。第一介层连接结构区电连接单匝开放型环形线圈的一第一端部与双匝螺旋型线圈的外匝线圈的一端部。第二介层连接结构区电连接单匝螺旋型线圈的一第一端部与双匝螺旋型线圈的内匝线圈的一端部。
附图说明
[0008]图1为本专利技术一些实施例的多层式芯片内置电感结构平面示意图；
[0009]图2为本专利技术一些实施例的具有图1所示多层式芯片内置电感结构的半导体电路剖面示意图；
[0010]图3A为图1中多层式芯片内置电感结构的第一金属绕线部平面示意图；
[0011]图3B为图1中多层式芯片内置电感结构的第二金属绕线部平面示意图；
[0012]图3C为图3A及图3B中第一及第二金属绕线部的排置平面示意图；
[0013]图4为本专利技术一些实施例的多层式芯片内置电感结构平面示意图；
[0014]图5为本专利技术一些实施例的具有图4所示多层式芯片内置电感结构的半导体电路剖面示意图；
[0015]图6A为图4中多层式芯片内置电感结构的第一金属绕线部平面示意图；
[0016]图6B为图4中多层式芯片内置电感结构的第二金属绕线部平面示意图；
[0017]图6C为图6A及图6B中第一及第二金属绕线部的排置平面示意图。
[0018]符号说明
[0019]10,20:多层式芯片内置电感结构
[0020]100:基底
[0021]101,102,103,105,107:接线层
[0022]105a:第二螺旋型线圈
[0023]105b:第二开放型环形线圈
[0024]107a:第一输出/输入部
[0025]107b:第一开放型环形线圈
[0026]107c:第一螺旋型线圈
[0027]107d:第二输出/输入部
[0028]200:重布线结构
[0029]210:绝缘重布线层
[0030]212:重布线层
[0031]212a:导电跨接层
[0032]220:钝化护层
[0033]240:连接器
[0034]A,B:区域
[0035]C:电感中心区
[0036]E11,E12,E21,E22,E31,E32,E41,E42:端部
[0037]V1,V2,V3,V4:导电插塞
[0038]V31,V32,V33,V44a,V44b:介层连接结构区
具体实施方式
[0039]以下将详细说明本专利技术实施例的制作与使用方式。然而应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
[0040]请参照图1及图2，其中图1绘示出根据本专利技术一些实施例的多层式芯片内置电感结构10平面示意图，而图2绘示出根据本专利技术一些实施例的具有图1所示多层式芯片内置电感结构10的半导体电路剖面示意图，其中区域A(以虚线表示)为沿图1的A
‑
A
’
线的剖面示意图。在一些实施例中，半导体电路包括一基底100、设置于基底100上的金属层间介电(inter
‑
metal dielectric,IMD)层102、设置于金属层间介电层102上的绝缘重布线层210、设置于金属层间介电层102及绝缘重布线层210内的多个垂直及水平导电特征部件及多层式芯片内置电感结构10、覆盖绝缘重布线层210上的钝化护层220以及设置于钝化护层220内的连接器240(例如，焊料凸块或焊球)，如图2所示。
[0041]在一些实施例中，基底100包括一硅基底或其他现有的半导体材料基底。基底100中可包含各种不同的元件，例如晶体管、电阻、电容及其他现有的半导体元件。再者，基底100也可包含其他导电层(例如，铜、铝、或其合金)以及一或多层绝缘层(例如，氧化硅层、氮化硅层、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多层式芯片内置电感结构，包括：金属层间介电层，具有电感中心区；第一金属绕线部，位于该金属层间介电层内，包括：第一螺旋型线圈，围绕该电感中心区；以及第一开放型环形线圈，围绕该第一螺旋型线圈；以及第二金属绕线部，位于该金属层间介电层内，且电连接位于上方的该第一金属绕线部，包括：第二螺旋型线圈，垂直重叠该第一螺旋型线圈及该第一开放型环形线圈，使该第二螺旋型线圈的最外匝线圈对应于该第一开放型环形线圈。2.如权利要求1所述的多层式芯片内置电感结构，还包括：第一介层连接结构区，设置于该第一开放型环形线圈与该第二螺旋型线圈的该最外匝线圈之间，使该第一开放型环形线圈电连接该第二螺旋型线圈；以及第二介层连接结构区，设置于该第一螺旋型线圈的最外匝线圈与该第二螺旋型线圈的最内匝线圈之间，使该第一螺旋型线圈电连接该第二螺旋型线圈。3.如权利要求1所述的多层式芯片内置电感结构，其中该第二金属绕线部还包括：第二开放型环形线圈，垂直重叠该第一螺旋型线圈的最内匝线圈。4.如权利要求3所述的多层式芯片内置电感结构，还包括：第一介层连接结构区，设置于该第一开放型环形线圈与该第二螺旋型线圈的该最外匝线圈之间，使该第一开放型环形线圈电连接该第二螺旋型线圈；第二介层连接结构区，设置于该第一螺旋型线圈的最外匝线圈与该第二螺旋型线圈的最内匝线圈之间，使该第一螺旋型线圈电连接该第二螺旋型线圈；以及第三介层连接结构区，设置于该第一螺旋型线圈的该最内匝线圈与该第二开放型环形线圈与之间，使该第一螺旋型线圈电连接该第二开放型环形线圈。5.如权利要求3所述的多层式芯片内置电感结构，其中该第一螺旋型线圈与该第二螺旋型线圈为具有相同匝数的螺旋型线圈。6.如权利要求1所述的多层式芯片内置电感结构，还包括：第一输出/输入部及第二输出/输入部，位于该第一开放型环形线圈外侧的该金属层间介电层内，其中该第一输出/输入部延伸至该第一开放型环形线圈的端部；以及其中该第二输出/输入部与该第一开放型环形线圈物理性隔开。7.如权利要求6所述的多层式芯片内置电感结构，还包括：绝缘重布线层，设置于该金属层间介电层上；以及导电跨接层，位于该绝缘重布线层内，且电连接该第二输出/输入部与该第一螺旋型线圈的最内匝线圈的端部。8.如权利要求7所述的多层式芯片内置电感结构，还包括：第一介层连接结构区，设置于该绝缘重布线层内，且位于该导电跨接层与该第二输出/输入部之间；以及第二介层连接结构区，设置于该绝缘重布线层内，且位于该导电跨接层与该第一螺旋型线圈的该最内匝线圈的该端部之间。
9.如权利要求1所述的多层式芯片内置电感结构，其中该第一金属绕线部由该金属层间介电层内的最顶层金属层所定义形成，且该第二金属绕线部由次顶层金属层所定义形成。10.如权利要求1所述的多层式芯片内置电感结构，其中该第一螺旋型线圈与该第二螺旋型线圈为具有不同匝数的螺旋型线圈。11.一种多层式芯片内置电感结构，包括：金属层间介电层，具有电感中心区；最顶层金属层，位于该金属层间介电层内，包括：第一双匝螺旋型线圈，围绕该电感中心区；以及第一单匝开放型环形线圈，围绕该第一双匝螺旋型线圈；次顶层金属层，位于该金属层间介电层内，包括：第二单匝开放型环形线...

【专利技术属性】
技术研发人员：李胜源，
申请(专利权)人：威锋电子股份有限公司，
类型：发明
国别省市：