一种IC芯片的QFN封装模块制造技术

本实用新型专利技术公开了一种IC芯片的QFN封装模块，包括IC芯片、贴合设置于IC芯片底面的EP焊盘以及若干相间布置在IC芯片底面外沿将IC芯片焊接在FPC焊盘上的PIN引脚，EP焊盘为圆形焊盘，IC芯片底部还焊接设置有辅助焊盘，通过辅助焊盘使IC芯片焊接于FPC焊盘上。EP焊盘改善为圆形，在IC芯片的贴合平面上表面的各向张力保持一致，并且缩减了尺寸，既节省材料成本也简化加工的便利性。进一步在IC芯片的底部两对角上各焊接一个辅助焊盘，在焊料熔化时，给IC芯片提供一个自动回正的拉力，保持IC芯片在使用焊料贴合过程中的稳定性，避免因底部EP焊盘和PIN引脚的表面张力不平衡导致IC芯片焊接偏位，通过辅助焊盘同步将IC芯片焊接在FPC焊盘上，减少产品的不良率。减少产品的不良率。减少产品的不良率。

【技术实现步骤摘要】
一种IC芯片的QFN封装模块


[0001]本技术属于芯片封装
，具体涉及一种IC芯片的QFN封装模块。

技术介绍

[0002]QFN(Quad Flat No
‑
leads Package，方形扁平无引脚封装)，表面贴装型封装之一。QFN是日本电子机械工业会规定的名称。封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP小，高度比QFP低。
[0003]通常的，设计较大的EP焊盘理论上可以增大与IC芯片的散热效率，但是，在实际测试中，由于IC芯片本身的功耗不高，运行时产生的热量并没有完全通过底部的EP焊盘散出，而更多的是通过与空气的热交换进行散热，造成EP焊盘的材料浪费。
[0004]另一个方面，在实际的IC芯片与FPC贴合的过程中，由于底部的EP焊盘过大，一般设计为方形，导致贴合过程中EP焊盘上焊锡的熔化相较于PIN引脚慢，底部的EP焊盘上焊料熔化时表面张力大于PIN引脚的表面张力，造成IC芯片出现一定程度的角度偏拉，致使IC芯片上PIN引脚与FPC焊盘错位，出现焊接不良。

技术实现思路

[0005]本技术的目的在于提供一种IC芯片的QFN封装模块，以解决上述
技术介绍
中提出的问题。
[0006]为实现上述目的，本技术提供如下技术方案：一种IC芯片的QFN封装模块，包括IC芯片、贴合设置于IC芯片底面的EP焊盘以及若干相间布置在IC芯片底面外沿将IC芯片焊接在FPC焊盘上的PIN引脚，所述EP焊盘为圆形焊盘，所述IC芯片底部还焊接设置有辅助焊盘，通过所述辅助焊盘使IC芯片焊接于FPC焊盘上。
[0007]作为本技术的进一步实施方案，所述辅助焊盘设置有两个。
[0008]作为本技术的进一步实施方案，所述辅助焊盘焊接在IC芯片底面的对角上。
[0009]作为本技术的进一步实施方案，所述辅助焊盘为长方体结构。
[0010]作为本技术的进一步实施方案，所述辅助焊盘为正方体结构。
[0011]与现有技术相比，本技术的有益效果是：通过将传统方形的EP焊盘改善为圆形，在IC芯片的贴合平面上表面的各向张力保持一致，并且缩减了尺寸，既节省材料成本也简化加工的便利性。
[0012]进一步在IC芯片的底部两对角上各焊接一个辅助焊盘，在焊料熔化时，给IC芯片提供一个自动回正的拉力，保持IC芯片在使用焊料贴合过程中的稳定性，避免因底部EP焊盘和PIN引脚的表面张力不平衡导致IC芯片焊接偏位，通过辅助焊盘同步将IC芯片焊接在FPC焊盘上，减少产品的不良率。
附图说明
[0013]为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述所需要使
用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014]图1为本技术一种IC芯片的QFN封装模块的结构示意图；
[0015]图2为本技术IC芯片与EP焊盘、PIN引脚的连接位置示意图。
[0016]附图中，各标号所代表的部件列表如下：
[0017]IC芯片1、EP焊盘2、FPC焊盘3、PIN引脚4、辅助焊盘5。
具体实施方式
[0018]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。
[0019]一般的，QFN是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装外围四周有实现电气连结的导电焊盘。
[0020]由于QFN封装不像传统的SOIC与TSOP封装那样具有鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。
[0021]此外，它还通过外露的引线框架焊盘提供了出色的散热性能，该焊盘具有直接散热通道，用于释放封装内的热量，因此现有通常将EP焊盘设计的比较大，考虑增大IC芯片的散热效率，但是，在实际测试中，由于IC芯片本身的功耗不高，运行时产生的热量并没有完全通过底部的EP焊盘散出，而更多的是通过与空气的热交换进行散热，造成EP焊盘的材料浪费。
[0022]另一个方面，在实际的IC芯片与FPC贴合的过程中，由于底部的EP焊盘过大，一般设计为方形，导致贴合过程中EP焊盘上焊锡的熔化相较于PIN引脚慢，底部的EP焊盘上焊料熔化时表面张力大于PIN引脚的表面张力，造成IC芯片出现一定程度的角度偏拉，致使IC芯片上PIN引脚与FPC焊盘错位，出现焊接不良。
[0023]针对这两个方面的问题，本技术提供一种技术方案：
[0024]设计一种IC芯片1的QFN封装模块，参照图1，其中包括IC芯片1、贴合设置于IC芯片1底面的EP焊盘2以及若干相间布置在IC芯片1底面外沿将IC芯片1焊接在FPC焊盘3上的PIN引脚4。
[0025]重要的是，如图2，所述EP焊盘2为圆形焊盘，相比于传统尺寸较大的方形EP焊盘2而言，不仅圆形焊盘加工更佳方便，同时减少用料，节省成本，圆形的EP焊盘2不影响IC芯片1的散热，单单通过空气的热交换散热即可散去大部分热量，更重要的一点是，圆形的EP焊盘2在IC芯片1的贴合平面上表面的各向张力保持一致，并且缩减了尺寸，既节省材料成本也简化加工的便利性。
[0026]另外，如图2，所述IC芯片1底部还焊接设置有辅助焊盘5，通过所述辅助焊盘5使IC芯片1焊接于FPC焊盘3上，本方案中优选所述辅助焊盘5设置有两个，更佳优选的，所述辅助焊盘5焊接在IC芯片1底面的对角上，并且，所述辅助焊盘5为长方体结构或正方体结构，可以理解的，结合圆形的EP焊盘2，在IC芯片1的底部两对角上各焊接一个辅助焊盘5，焊料熔
化时，给IC芯片1提供一个自动回正的拉力，保持IC芯片1在使用焊料贴合过程中的稳定性，避免因底部EP焊盘2和PIN引脚4的表面张力不平衡导致IC芯片1焊接偏位，通过辅助焊盘5同步将IC芯片1焊接在FPC焊盘3上，减少产品的不良率。
[0027]在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0028]以上公开的本技术优选实施例只是用于帮助阐述本技术。优选实施例并没有详尽叙述所有的细节，也不限制该技术仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种IC芯片的QFN封装模块，其特征在于：包括IC芯片、贴合设置于IC芯片底面的EP焊盘以及若干相间布置在IC芯片底面外沿将IC芯片焊接在FPC焊盘上的PIN引脚，所述EP焊盘为圆形焊盘，所述IC芯片底部还焊接设置有辅助焊盘，通过所述辅助焊盘使IC芯片焊接于FPC焊盘上。2.根据权利要求1所述的一种IC芯片的QFN封装模块，其特...

【专利技术属性】
技术研发人员：梅佳威，
申请(专利权)人：深圳市德明利技术股份有限公司，
类型：新型
国别省市：