集成芯片结构及其形成方法技术

本发明专利技术涉及形成集成芯片结构的方法。方法包括蚀刻基底衬底以形成由基底衬底的一个或多个内表面限定的凹槽。沿基底衬底的一个或多个内表面形成掺杂外延层，并且在掺杂外延层的水平和垂直延伸的表面上形成外延材料。在外延材料内形成第一掺杂光电二极管区域，并且在外延材料内形成第二掺杂光电二极管区域。第一掺杂光电二极管区域具有第一掺杂类型，并且第二掺杂光电二极管区域具有第二掺杂类型。本申请的实施例还涉及集成芯片结构。的实施例还涉及集成芯片结构。的实施例还涉及集成芯片结构。

【技术实现步骤摘要】
集成芯片结构及其形成方法


[0001]本申请的实施例涉及集成芯片结构及其形成方法。

技术介绍

[0002]图像传感器是配置为将入射光(例如，光子)转换为电信号的固态器件。然后将电信号提供至可以将电信号转换为可以被用户存储和/或查看的数据的处理器。具有图像传感器的集成芯片(IC)广泛用于现代电子器件，诸如手机、安全摄像头、医疗器件等。

技术实现思路

[0003]本申请的一些实施例提供了一种形成集成芯片结构的方法，包括：蚀刻基底衬底以形成由所述基底衬底的一个或多个内表面限定的凹槽；沿所述基底衬底的所述一个或多个内表面形成掺杂外延层；在所述掺杂外延层的水平和垂直延伸表面上形成外延材料；在所述外延材料内形成第一掺杂光电二极管区域，所述第一掺杂光电二极管区域包括第一掺杂类型；以及在所述外延材料内形成第二掺杂光电二极管区域，所述第二掺杂光电二极管区域包括第二掺杂类型。
[0004]本申请的另一些实施例提供了一种形成集成芯片结构的方法，包括：蚀刻包括第一半导体材料的基底衬底以形成由所述基底衬底的一个或多个内表面限定的凹槽；实施第一沉积工艺以沿所述基底衬底的所述一个或多个内表面形成掺杂外延层；实施第二沉积工艺以在所述掺杂外延层上形成包括第二半导体材料的外延材料，所述外延材料具有小于所述掺杂外延层的最大掺杂剂浓度；实施第一注入工艺以在所述外延材料内形成第一掺杂光电二极管区域；以及实施第二注入工艺以在所述外延材料内形成第二掺杂光电二极管区域，其中，所述第二掺杂光电二极管区域横向围绕所述第一掺杂光电二极管区域。r/>[0005]本申请的又一些实施例提供了一种集成芯片结构，包括：基底衬底，包括在所述基底衬底的上表面内限定凹槽的一个或多个内表面；外延材料，设置在所述凹槽内；第一掺杂光电二极管区域，设置在所述外延材料内并且包括第一掺杂类型；第二掺杂光电二极管区域，设置在所述外延材料内并且包括第二掺杂类型，其中，所述第二掺杂光电二极管区域横向围绕所述第一掺杂光电二极管区域；以及掺杂外延层，水平和垂直设置在所述基底衬底和所述外延材料之间，所述掺杂外延层具有所述第二掺杂类型。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1A至图1B示出了包括沿包括光电探测器的外延材料的外表面设置的掺杂外延层的图像感测结构的一些实施例。
[0008]图2A至图2B示出了包括沿包括光电探测器的外延材料的外表面设置的掺杂外延
层的图像感测结构的一些额外实施例。
[0009]图3至图4示出了包括所公开的掺杂外延层的图像感测结构的一些额外实施例的截面图。
[0010]图5A至图5B示出了包括所公开的掺杂外延层的图像感测结构的一些额外实施例的截面图。
[0011]图6A至图6B示出了包括多个掺杂外延层的图像感测结构的一些额外实施例的截面图。
[0012]图7A示出了包括所公开的掺杂外延层的图像感测结构的一些实施例的截面图。
[0013]图7B至图7D示出了显示沿图7A的图像感测结构的截面线的掺杂剂浓度分布的各个实施例的图表。
[0014]图8A示出了包括所公开的掺杂外延层的图像感测结构的一些实施例的截面图。
[0015]图8B至图8D示出了显示沿图8A的图像感测结构的截面线的掺杂剂浓度分布的各个实施例的图表。
[0016]图9A示出了包括所公开的掺杂外延层的图像感测结构的一些实施例的截面图。
[0017]图9B示出了沿图9A的图像感测结构的截面线的掺杂剂浓度分布的一些实施例的图表。
[0018]图10示出了包括沿包括光电探测器的外延材料的外表面设置的掺杂外延层的多维集成芯片结构的一些实施例的截面图。
[0019]图11至图29示出了形成包括沿包括光电探测器的外延材料的外表面设置的掺杂外延层的集成芯片结构的方法的一些额外实施例的截面图。
[0020]图30示出了形成包括沿包括光电探测器的外延材料的外表面设置的掺杂外延层的集成芯片结构的方法的一些实施例的流程图。
具体实施方式
[0021]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0022]此外，为了便于描述，本文可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0023]近年来，具有检测近红外辐射(NIR)(例如，具有在约900nm和约2,500nm之间波长的辐射)能力的图像传感器集成芯片(IC)变得越来越普遍。其中一个原因是能够检测NIR的图像传感器IC能够在很少至没有可见光的情况下有效工作，从而使这种图像传感器IC成为
机器和/和夜视像机的理想选择。此外，因为夜空包含比可见光子更多的NIR光子，所以图像传感器IC检测NIR辐射的能力允许在不使用额外照明(例如，LED)的情况下捕获良好的图像，从而降低功耗并且增加与图像传感器IC相关的电池寿命。
[0024]图像传感器IC通常包括设置在硅衬底内的图像感测元件(例如，光电探测器)。但是，硅的吸收系数随着辐射的波长增加而降低。因此，图像传感器IC通常能够利用相对较低的量子效率检测NIR辐射(例如，有助于由像素区域内的图像感测元件生成的电信号的光子数量与入射在像素区域上的光子数量的比率)。
[0025]基于锗的光电二极管可能为NIR光电探测器提供更好的选择。这是因为锗是直接带隙材料，并且因此能够利用比硅更高的效率在NIR光谱中操作。基于锗的光电二极管可以通过在硅基底衬底中的凹槽内形成的基于锗的材料内形成光电探测器(例如，光电二极管)来制造。但是，已经意识到，在这种光电二极管的制造期间，可能沿硅和基于锗的材料之间的界面形成缺陷(例如，位错缺陷)。缺陷可能在光电探测器内引起暗电流泄漏(例如，通过自由电荷载流子的热生成)，从而降低NIR感测的性能(例如，限制用于3D感测的NIR的应用)。
[0026]在一些实施例中，本专利技术涉及具有设置在基底本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成集成芯片结构的方法，包括：蚀刻基底衬底以形成由所述基底衬底的一个或多个内表面限定的凹槽；沿所述基底衬底的所述一个或多个内表面形成掺杂外延层；在所述掺杂外延层的水平和垂直延伸表面上形成外延材料；在所述外延材料内形成第一掺杂光电二极管区域，所述第一掺杂光电二极管区域包括第一掺杂类型；以及在所述外延材料内形成第二掺杂光电二极管区域，所述第二掺杂光电二极管区域包括第二掺杂类型。2.根据权利要求1所述的方法，还包括：在形成所述外延材料之后并且在形成所述第一掺杂光电二极管区域之前，实施平坦化工艺以去除所述外延材料的一部分。3.根据权利要求1所述的方法，其中，所述外延材料包括锗。4.根据权利要求1所述的方法，其中，所述掺杂外延层在所述掺杂外延层的宽度上具有基本恒定的掺杂剂浓度分布。5.根据权利要求1所述的方法，其中，所述外延材料内的掺杂浓度在小于或等于1000埃的距离上改变数量级。6.根据权利要求1所述的方法，其中，在沿所述基底衬底的所述一个或多个内表面形成所述掺杂外延层期间将掺杂剂引入所述掺杂外延层中。7.根据权利要求1所述的方法，其中，所述掺杂外延层在所述外延材料正下方具有第一高度，所述第一高度小于所述外延材料的第二高度的10％。8.根据权利要求1所述的方法，还包括：在蚀刻...

【专利技术属性】
技术研发人员：刘柏均，陈逸群，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：