LDO电路制造技术

本实用新型专利技术提供了一种LDO电路，包括运算放大器与电源抑制比子电路，其中，电源抑制比子电路包括叠加功率管模块与反馈回路模块，叠加功率管模块使电源纹波产生分流，以减少电源纹波的输出，反馈回路模块用以为运算放大器的输入端提供稳定的电压；叠加功率管模块包括第十一晶体管与第十二晶体管，第十一晶体管的源极与外部电源连接，其栅极与运算放大器连接，第十一晶体管的漏极与第十二晶体管的源极连接，其漏极与反馈回路模块连接，外部一偏置电压输入第十二晶体管的栅极。本实用新型专利技术的LDO电路不仅提高了电路的环路增益，而且大大提高了电路的电源抑制比，进一步提高了整个LDO电路的工作性能，保证了其工作效率。保证了其工作效率。保证了其工作效率。

【技术实现步骤摘要】
LDO电路


[0001]本技术涉及集成电路领域，更具体地涉及一种LDO电路。

技术介绍

[0002]LDO(Low Dropout Regulator，简称LDO)是一种低压差线性稳压器，其在电源设计中用途十分广泛。LDO能够产生经过调节的输出电压为芯片提供电源，并可广泛应用于系统级芯片(System
‑
on
‑
a
‑
chip，简称Soc)中。相较于DC
‑
DC稳压器，LDO具有噪声小，芯片尺寸小，外围器件少且设计简单等优点，也存在输入输出电压压差大时效率低且发热量大，只能降压使用等缺点。
[0003]LDO的关键参数有压差、静态电流、效率、电源抑制比(Power Supply Rejection Ratio，简称PSRR)、环路增益等指标，其中PSRR可以用来衡量LDO对不同频率的输入电源纹波的抑制能力，它可以反映LDO不受噪声和电压波动，且保持输出电压稳定的能力，该指标可以直观的体现LDO性能的优劣。
[0004]现有LDO电路图如图1所示，整个电路由差分输入级晶体管Q1、Q2，电流镜电路Q3、Q4，功率管Q5，尾电流源Iss1、Iss2，密勒电容C1、补偿电阻R1、反馈回路的分压电阻R2、R3以及负载电容C2构成。输入电压与反馈电压FB2分别接在差分放大器的反向端和正向端，误差放大器采用差分输入的主要优势在于对环境噪声具有更强的抗干扰能力，同时电流镜电路为晶体管提供了不受工艺和温度影响的精确电流；尾电流源Iss1和Iss2分别为差分放大器和反馈回路提供固定的尾电流，在差分放大器输入端可以产生独立于输入共模信号Vin的电流ID1+ID2(ID1与ID2分别是晶体管Q1、Q2源极的电流)，在共模输入时差分对管的工作电流ID1＝ID2＝Iss1/2，并保持恒定，同时输出共模电平也保持恒定，这就解决了差分对管在共模输入时的工作电流变化引起的非线性及输出信号失真等问题；分压电阻R2、R3对输出电压进行分压后反馈至差分放大器的正向输入端；输入电压Vin和反馈电压FB2的误差量通过驱动功率管Q5输出，调整输出电压，以达到稳定的输出电压；密勒电容C1和补偿电阻R1可以保持电路的稳定性；负载电容C2可以保证LDO电路输出电压的稳定性和良好的瞬态响应，还可以具有去耦和滤波功能。
[0005]但是上述的LDO电路的电源抑制比其会随着频率、温度、静态电流、输出电压、环路增益等参数而波动，上述LDO电路的电源抑制比(PSRR)曲线图如图3所示；而且上述LDO电路环路增益较小也是导致电源抑制比指标不够的原因之一；上述LDO电路的环路增益曲线图如图2所示。
[0006]因此，有必要提供一种提高电源抑制比的LDO电路来克服上述缺陷。

技术实现思路

[0007]本技术的目的是提供一种LDO电路，本技术的LDO电路不仅提高了电路的环路增益，而且大大提高了电路的电源抑制比，进一步提高了整个LDO电路的工作性能，保证了其工作效率。
[0008]为实现上述目的，本技术提供了一种LDO电路，包括运算放大器与电源抑制比子电路，所述运算放大器将输入的电压信号进行放大，所述电源抑制比子电路对所述运算放大器输出信号进行处理，以提高所述LDO电路的电源抑制比；其中，所述电源抑制比子电路包括叠加功率管模块与反馈回路模块，所述叠加功率管模块使电源纹波产生分流，以减少电源纹波的输出，所述反馈回路模块用以为所述运算放大器的输入端提供稳定的电压；所述叠加功率管模块包括第十一晶体管与第十二晶体管，所述第十一晶体管的源极与外部电源连接，其栅极与所述运算放大器连接，所述第十一晶体管的漏极与第十二晶体管的源极连接，其漏极与所述反馈回路模块连接，外部一偏置电压输入所述第十二晶体管的栅极。
[0009]较佳地，所述反馈回路模块包括第二电阻、第三电阻、第四电阻、第五电阻、第十三晶体管及第十四晶体管；所述第二电阻一端与所述第十二晶体管的漏极连接，另一端与所述运算放大器的输出端连接，所述第三电阻一端与第二电阻的一端连接，另一端与所述第四电阻的一端连接，所述第四电阻的另一端与所述第五电阻的一端共同连接连接并输出反馈电压至撰所述运算放大器，所述第五电阻的另一端与所述第十三晶体管的漏极、第十四晶体管的源极共同连接，所述第十三晶体管的源极、第十四晶体管的栅极、漏极均接地，外部一偏置电压输入所述第十三晶体管的栅极。
[0010]较佳地，所述第十一晶体管与第十二晶体管均为P型场效应管。
[0011]较佳地，所述第十三晶体管与第十四晶体管均为N型场效应管。
[0012]较佳地，所述电源抑制比子电路还包括第一电容，所述第一电容一端与所述运算放大器连接，另一端与所述第二电阻的另一端连接。
[0013]较佳地，所述LDO电路还包括第二电容，所述第二电容一端与所述第十二晶体管的漏极连接，另一端接地。
[0014]与现有技术相比，本技术的LDO电路由于所述电源抑制比子电路包括叠加功率管模块与反馈回路模块，所述叠加功率管模块使电源纹波产生分流，以减少电源纹波的输出，所述反馈回路模块用以为所述运算放大器的输入端提供稳定的电压；另外，所述叠加功率管模块使得不管外部偏置电压是高电平还是电电平，均能使至少一个功率管工作于饱和状态，从而使得整个电路具有良好的电源抑制比。
[0015]通过以下的描述并结合附图，本技术将变得更加清晰，这些附图用于解释本技术的实施例。
附图说明
[0016]图1为现有技术的LDO电路的电路结构示意图。
[0017]图2为图1所示LDO电路的环路增益曲线图。
[0018]图3为图1所示LDO电路的PSRR曲线图。
[0019]图4为本技术的LDO电路的电路结构示意图。
[0020]图5为图4所示LDO电路的环路增益曲线图。
[0021]图6为图4所示LDO电路的PSRR曲线图。
具体实施方式
[0022]现在参考附图描述本技术的实施例，附图中类似的元件标号代表类似的元
件。如上所述，本技术提供了一种LDO电路，本技术的LDO电路不仅提高了电路的环路增益，而且大大提高了电路的电源抑制比，进一步提高了整个LDO电路的工作性能，保证了其工作效率。
[0023]请参考图3，图3为本技术的LDO电路的电路结构示意图。如图3所示，本技术的LDO电路，包括运算放大器与电源抑制比子电路，所述运算放大器将输入的电压信号并进行放大，所述电源抑制比子电路形成负反馈系统对所述运算放大器输出信号进行输出，以保持所述运算放大器输出的稳定，并提高所述LDO电路的电源抑制比。其中，所述电源抑制比子电路包括叠加功率管模块与反馈回路模块，所述叠加功率管模块使电源纹波产生分流，以减少电源纹波的输出，所述反馈回路模块用以为所述运算放大器的输入端提供稳定的电压；所述叠加功率管模块包括第十一晶体管Q11与第十二晶体管Q12，所述第十一晶体管Q11的源极与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LDO电路，包括运算放大器与电源抑制比子电路，所述运算放大器将输入的电压信号进行放大，所述电源抑制比子电路形成负反馈系统对所述运算放大器输出信号进行输出，以保持所述运算放大器输出的稳定处理，以并提高所述LDO电路的电源抑制比；其特征在于，所述电源抑制比子电路包括叠加功率管模块与反馈回路模块，所述叠加功率管模块使电源纹波产生分流，以减少电源纹波的输出，所述反馈回路模块用以为所述运算放大器的输入端提供稳定的电压；所述叠加功率管模块包括第十一晶体管与第十二晶体管，所述第十一晶体管的源极与外部电源连接，其栅极与所述运算放大器连接，所述第十一晶体管的漏极与第十二晶体管的源极连接，其漏极与所述反馈回路模块连接，外部一偏置电压输入所述第十二晶体管的栅极。2.如权利要求1所述的LDO电路，其特征在于，所述反馈回路模块包括第二电阻、第三电阻、第四电阻、第五电阻、第十三晶体管及第十四晶体管；...

【专利技术属性】
技术研发人员：高金哲，邓小东，郑中万，张宗楠，
申请(专利权)人：四川和芯微电子股份有限公司，
类型：新型
国别省市：