【技术实现步骤摘要】
本专利技术涉及领域集成电路领域，更具体地涉及一种脉冲信号产生电路。
技术介绍
1、脉冲信号在各个领域都有广泛的应用。例如，在通信系统中，脉冲信号被用于数字通信、雷达系统等；在医学领域，脉冲信号则可用于医疗诊断、治疗和研究；在化学和生物学中，脉冲信号常用于检测分子动力学、分析反应过程等；在自动控制中，脉冲信号经常被用于控制电机、气动和液压系统等。因此，脉冲信号的好坏直接影响上述各电路的功能，进而影响各电路在对应系统中的使用，甚至影响整个系统工作的性能与精度。
2、而现有的脉冲产生电路，通常只在输入信号从低电平变为高电平时才产生脉冲信号，发专利文献cn110798181a所示方式；这种脉冲产生电路所产生的脉冲在一个信号周期内仅产生一个脉冲信号，脉冲信号的产生频率太低，难以满足一些对脉冲信号频率要求高的场合的应用，使得脉冲产生电路的使用受到了制约。
3、因此，有必要提供一种改进的脉冲信号产生电路来克服上述缺陷。
技术实现思路
1、本专利技术的目的是提供一种脉冲信号产生电路，本专利技术的脉冲信号产生电路能在输入信号电平变化的时候产生脉冲信号，在同一个信号周期内提高了脉冲信号的产生的频率，获得了更多的脉冲信号，扩宽了脉冲信号产生电路的使用范围。
2、为实现上述目的，本专利技术提供了一种脉冲信号产生电路，其包括延时单元、第一钟控逻辑门、第二钟控逻辑门及第一反相器，所述延时单元分别与第一钟控逻辑门、第二钟控逻辑门及第一反相器连接，所述延时单元将外部输入信号进行
3、较佳地，所述延时单元包括第二反相器、第三反相器、第四反相器、第五反相器、电阻及电容，外部输入信号输入所述第二反相器的输入端，所述第二反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述电阻的一端连接，所述电阻的另一端与所述第四反相器的输入端连接，所述第四反相器的输出端与所述第五反相器的输入端连接，所述第五反相器的输出端与所述第一钟控逻辑门的一个输入端连接，所述电容的一端与所述第四反相器的输入端连接，另一端接地。
4、较佳地，所述第一钟控逻辑门、第二钟控逻辑门均还包括第一输入端、第二输入端及第三输入端，所述第一反相器的输入端与所述第二反相器的输出端连接，所述第一反相器的输出端分别与所述第一钟控逻辑门的第二输入端、第二钟控逻辑门的第一输入端连接；所述第二反相器的输出端还分别与所述第一钟控逻辑门的第一输入端、第二钟控逻辑门的第二输入端连接；所述第五反相器的输出端与所述第一钟控逻辑门的第三输入端连接，所述第四反相器的输出端还与所述第二钟控逻辑门的第三输入端连接。
5、较佳地，所述第一钟控逻辑门、第二钟控逻辑门均包括第一mos管、第二mos管、第三mos管及第四mos管，所述第一mos管的漏极与外部电源连接，其源极与第二mos管的漏极连接，所述第二mos管的源极与第三mos管的漏极连接并共同形成钟控逻辑门的输出端，所述第三mos管的源极与第四mos管的漏极连接，所述第四mos管的源极接地；所述第二mos管的栅极形成所述钟控逻辑门的第一输入端，所述第三mos管的栅极形成所述钟控逻辑门的第二输入端，所述第一mos管、第四mos管的栅极共同连接并形成所述钟控逻辑门的第三输入端。
6、较佳地，所述第一mos管与第二mos管为p型mos管，所述第三mos管与第四mos管为n型mos管。
7、较佳地，所述电阻的阻值的大小与电容的电容值的大小影响所述延时单元输出信号的延时时间。
8、较佳地，所述延时单元输出信号的延时时间与所述电阻的阻值的大小、电容的电容值的大小成正比。
9、与现有技术相比，本专利技术的脉冲信号产生电路，由于包括有第一钟控逻辑门与第二钟控逻辑门，所述延时单元与第一反相器输入所述第一钟控逻辑门与第二钟控逻辑门对应输入端口的信号的相位是相反的，因此当外部输入信号的电平发生变化且不管是哪种形式的变化，均会使得第一钟控逻辑门与第二钟控逻辑门中的一个通过其输出端输出脉冲信号，进而使得所述脉冲信号产生电路的输出端输出脉冲信号；从而，本专利技术的脉冲产生电路在相同的信号周期内提高了脉冲信号的产生频率，获得了更多的脉冲信号，使得所述脉冲信号产生电路可适用于对脉冲信号频率要求高的场合，扩宽了脉冲信号产生电路的使用范围。
10、通过以下的描述并结合附图，本专利技术将变得更加清晰，这些附图用于解释本专利技术的实施例。
本文档来自技高网...【技术保护点】
1.一种脉冲信号产生电路，其特征在于，包括延时单元、第一钟控逻辑门、第二钟控逻辑门及第一反相器，所述延时单元分别与第一钟控逻辑门、第二钟控逻辑门及第一反相器连接，所述延时单元将外部输入信号进行多种延时反相后将不同的反相信号输入至所述第一钟控逻辑门、第二钟控逻辑门及第一反相器；所述第一反相器的输出端与所述第一钟控逻辑门、第二钟控逻辑门连接；所述第一钟控逻辑门与第二钟控逻辑门具有完全相同的结构特征，且均接收来自所述延时单元与第一反相器的输出信号，所述第一钟控逻辑门与第二钟控逻辑门均具有三个输入端与一个输出端，且所述延时单元与第一反相器输入所述第一钟控逻辑门与第二钟控逻辑门对应输入端口的信号的相位是相反的，所述第一钟控逻辑门与第二钟控逻辑门的输出端共同连接并并形成所述脉冲信号产生电路的输出端。
2.如权利要求1所述的脉冲信号产生电路，其特征在于，所述延时单元包括第二反相器、第三反相器、第四反相器、第五反相器、电阻及电容，外部输入信号输入所述第二反相器的输入端，所述第二反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述电阻的一端连接，所述电阻的另一端与所
3.如权利要求2所述的脉冲信号产生电路，其特征在于，所述第一钟控逻辑门、第二钟控逻辑门均还包括第一输入端、第二输入端及第三输入端，所述第一反相器的输入端与所述第二反相器的输出端连接，所述第一反相器的输出端分别与所述第一钟控逻辑门的第二输入端、第二钟控逻辑门的第一输入端连接；所述第二反相器的输出端还分别与所述第一钟控逻辑门的第一输入端、第二钟控逻辑门的第二输入端连接；所述第五反相器的输出端与所述第一钟控逻辑门的第三输入端连接，所述第四反相器的输出端还与所述第二钟控逻辑门的第三输入端连接。
4.如权利要求2所述的脉冲信号产生电路，其特征在于，所述第一钟控逻辑门、第二钟控逻辑门均包括第一MOS管、第二MOS管、第三MOS管及第四MOS管，所述第一MOS管的漏极与外部电源连接，其源极与第二MOS管的漏极连接，所述第二MOS管的源极与第三MOS管的漏极连接并共同形成钟控逻辑门的输出端，所述第三MOS管的源极与第四MOS管的漏极连接，所述第四MOS管的源极接地；所述第二MOS管的栅极形成所述钟控逻辑门的第一输入端，所述第三MOS管的栅极形成所述钟控逻辑门的第二输入端，所述第一MOS管、第四MOS管的栅极共同连接并形成所述钟控逻辑门的第三输入端。
5.如权利要求4所述的脉冲信号产生电路，其特征在于，所述第一MOS管与第二MOS管为P型MOS管，所述第三MOS管与第四MOS管为N型MOS管。
6.如权利要求2所述的脉冲信号产生电路，其特征在于，所述电阻的阻值的大小与电容的电容值的大小影响所述延时单元输出信号的延时时间。
7.如权利要求6所述的脉冲信号产生电路，其特征在于，所述延时单元输出信号的延时时间与所述电阻的阻值的大小、电容的电容值的大小成正比。
...【技术特征摘要】
1.一种脉冲信号产生电路，其特征在于，包括延时单元、第一钟控逻辑门、第二钟控逻辑门及第一反相器，所述延时单元分别与第一钟控逻辑门、第二钟控逻辑门及第一反相器连接，所述延时单元将外部输入信号进行多种延时反相后将不同的反相信号输入至所述第一钟控逻辑门、第二钟控逻辑门及第一反相器；所述第一反相器的输出端与所述第一钟控逻辑门、第二钟控逻辑门连接；所述第一钟控逻辑门与第二钟控逻辑门具有完全相同的结构特征，且均接收来自所述延时单元与第一反相器的输出信号，所述第一钟控逻辑门与第二钟控逻辑门均具有三个输入端与一个输出端，且所述延时单元与第一反相器输入所述第一钟控逻辑门与第二钟控逻辑门对应输入端口的信号的相位是相反的，所述第一钟控逻辑门与第二钟控逻辑门的输出端共同连接并并形成所述脉冲信号产生电路的输出端。
2.如权利要求1所述的脉冲信号产生电路，其特征在于，所述延时单元包括第二反相器、第三反相器、第四反相器、第五反相器、电阻及电容，外部输入信号输入所述第二反相器的输入端，所述第二反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述电阻的一端连接，所述电阻的另一端与所述第四反相器的输入端连接，所述第四反相器的输出端与所述第五反相器的输入端连接，所述第五反相器的输出端与所述第一钟控逻辑门的一个输入端连接，所述电容的一端与所述第四反相器的输入端连接，另一端接地。
3.如权利要求2所述的脉冲信号产生电路，其特征在于，所述第一钟控逻辑门、第二钟控逻辑门均还包括第一输入端、第二输入端及第三输入端，所述第一反相器的输入端...
【专利技术属性】
技术研发人员：郑中万，张宗楠，
申请(专利权)人：四川和芯微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。