一种车规级4H-SiC基超结功率MOSFET元件制造技术

本实用新型专利技术公开了一种车规级4H

【技术实现步骤摘要】
一种车规级4H
‑
SiC基超结功率MOSFET元件


[0001]本技术涉及到半导体功率器件
，具体涉及一种车规级4H
‑
SiC基超结功率MOSFET元件。

技术介绍

[0002]超结功率MOSFET(即金属
‑
氧化物
‑
半导体场效应晶体管)是为改善传统功率MOSFET中击穿电压(BV)与比导通电阻(RON,SP)之间的矛盾而提出的结构它将击穿电压与比导通电阻之间的关系由传统功率MOSFET的RON,SP
∝
BV2.5改写为RON,SP
∝
BV1.3，极大地降低了功率MOSFET的导通电阻，减小了芯片的面积，因此被广泛地应用于中低功率电源设备中。
[0003]超结功率MOSFET是一个少子导电器件，导通时只有一种载流子参与导电，比如在n型沟道器件中，只有电子参与导电，电子在超结结构的n柱中流动；与此同时超结结构中的p柱则对器件导通电流的能力没有贡献，它的作用在于正向阻断时提供电离受主杂质，以便吸收n柱中的电离施主杂质发出的电力线，从而提高器件的击穿电压。因此，如何利用p柱导电进一步提高器件导通电流的能力，降低器件的比导通电阻，减小芯片面积，缩短关断时间则成为新的研究方向。

技术实现思路

[0004]针对现有技术的不足，本技术的目的是提供一种车规级4H
‑
SiC基超结功率MOSFET元件，以缩短关断时间、减小开关功耗，还能够减小器件元胞尺寸，提高器件的UIS雪崩耐量。
[0005]为达到上述目的，本技术采用的技术方案如下：
[0006]一种车规级4H
‑
SiC基超结功率MOSFET元件，其关键在于：其元细胞结构包括栅极、源极与漏极，还包括耐压层、缓冲阻挡层、半导体体区、半导体源区以及半导体衬底层，所述耐压层设于所述缓冲阻挡层的上方，在所述耐压层的左侧设置所述栅极，在所述耐压层的右侧设置所述半导体体区，所述半导体源区位于所述半导体体区内，所述栅极覆盖在部分所述耐压层的上侧表面以及部分所述半导体体区与部分所述半导体源区的左侧表面，在所述半导体体区还形成有沉降槽，在所述沉降槽内设置所述源极，且该源极还与所述半导体源区通过导体相连，所述半导体衬底层覆盖在所述缓冲阻挡层的下表面，在所述半导体衬底层的下表面覆盖导体形成所述漏极；
[0007]所述耐压层由相互接触的具有某一种导电类型的第一半导体漂移区以及具有与所述第一半导体漂移区的导电类型相反的导电类型的第二半导体漂移区构成，所述第一半导体漂移区的上表面与所述栅极、部分所述半导体体区的下表面相接触，所述第二半导体漂移区的上表面与所述半导体体区相接触；
[0008]所述缓冲阻挡层按照厚度分为两部分，较厚的一部分位于所述第一半导体漂移区以及部分第二半导体漂移区的下方，较薄的一部分位于所述第二半导体漂移区的下方。
[0009]进一步的，所述第一半导体漂移区在竖向上的高度小于所述第二半导体漂移区。
[0010]进一步的，所述第一半导体漂移区和第二半导体漂移区所形成的超结结构的排列方式包括但不限于条形、六角形、矩形或者圆形中的任意一种。
[0011]进一步的，所述栅极由栅绝缘层、半导体多晶硅栅层以及导电层构成，所述栅绝缘层呈L字形，其覆盖在部分所述耐压层的上侧表面以及部分所述半导体体区与部分所述半导体源区的左侧表面，所述半导体多晶硅栅层设置在栅绝缘层的横向部分与竖向部分之间，所述导电层覆盖在所述半导体多晶硅栅层的上表面。
[0012]进一步的，所述半导体多晶硅栅层的左侧表面与上侧表面与所述栅绝缘层齐平，所述导电层在竖向上的投影面积小于所述半导体多晶硅栅层。
[0013]本技术的显著效果是：
[0014]1、通过将半导体体区下沉，并将源极设于下沉位置，从而有效缩短了电流路径，提高了器件导通电流的能力，减小了器件元胞尺寸，进而减小了器件面积，提升了MOSFET器件的UIS雪崩耐量能力，同时还缩短了关断时间、减小了开关功耗；
[0015]2、缓冲阻挡层较厚的那一部分同时用作半导体少子阻挡区阻挡第二种导电类型的载流子进入所述半导体第一漂移区中，从而避免在所述耐压层中形成电导调制；同时，作为半导体少子阻挡区的缓冲阻挡层可以通过进一步增加缓冲阻挡层较厚的那一部分半导体少子阻挡区的厚度来阻挡少数载流子，从而避免了在所述耐压层中形成电导调制，相较于传统技术提高了器件导通电流的能力，降低了器件的比导通电阻，减小了元件面积。
附图说明
[0016]图1是本技术的结构示意图。
具体实施方式
[0017]下面结合附图对本技术的具体实施方式以及工作原理进行详细说明。
[0018]如图1所示，一种车规级4H
‑
SiC基超结功率MOSFET元件，由多个重复元胞结构相互拼接而成，其元细胞结构包括漏极10、源极20、栅极30、耐压层40、缓冲阻挡层50、半导体体区60、半导体源区70以及半导体衬底层80，所述耐压层40设于所述缓冲阻挡层50的上方，在所述耐压层40的左侧设置所述栅极30，在所述耐压层40的右侧设置所述半导体体区60，所述半导体源区70位于所述半导体体区60内，所述栅极30覆盖在部分所述耐压层40的上侧表面以及部分所述半导体体区60与部分所述半导体源区70的左侧表面，在所述半导体体区60还形成有沉降槽，在所述沉降槽内设置所述源极20，且该源极20还与所述半导体源区70通过导体相连，所述半导体衬底层80覆盖在所述缓冲阻挡层50的下表面，在所述半导体衬底层80的下表面覆盖导体形成所述漏极10。
[0019]如图1所示，所述栅极30由栅绝缘层31、半导体多晶硅栅层32以及导电层33构成，所述栅绝缘层31呈L字形，其覆盖在部分所述耐压层40的上侧表面以及部分所述半导体体区60与部分所述半导体源区70的左侧表面，所述半导体多晶硅栅层32设置在栅绝缘层31的横向部分与竖向部分之间，所述导电层33覆盖在所述半导体多晶硅栅层32的上表面。
[0020]进一步的，所述半导体多晶硅栅层32的左侧表面与上侧表面与所述栅绝缘层31齐平，所述导电层33在竖向上的投影面积小于所述半导体多晶硅栅层32。
[0021]本例中，所述耐压层40由相互接触的具有第一种导电类型的第一半导体漂移区41以及具有与所述第一半导体漂移区41的导电类型相反的导电类型即第二种导电类型的第二半导体漂移区42构成，其中，所述第一种导电类型为N型，则第二种导电类型为P型；所述第一半导体漂移区41的上表面与所述栅极30、部分所述半导体体区60的下表面相接触，所述第二半导体漂移区42的上表面与所述半导体体区60相接触，所述第一半导体漂移区41在竖向上的高度小于所述第二半导体漂移区42。
[0022]可选的，所述第一半导体漂移区41和第二半导体漂移区42所形成的超结结构的排列方式包括但不限于条形、六角形、矩形或者圆形中的任意一种。
...

【技术保护点】

【技术特征摘要】
1.一种车规级4H
‑
SiC基超结功率MOSFET元件，其元细胞结构包括栅极、源极与漏极，其特征在于：还包括耐压层、缓冲阻挡层、半导体体区、半导体源区以及半导体衬底层，所述耐压层设于所述缓冲阻挡层的上方，在所述耐压层的左侧设置所述栅极，在所述耐压层的右侧设置所述半导体体区，所述半导体源区位于所述半导体体区内，所述栅极覆盖在部分所述耐压层的上侧表面以及部分所述半导体体区与部分所述半导体源区的左侧表面，在所述半导体体区还形成有沉降槽，在所述沉降槽内设置所述源极，且该源极还与所述半导体源区通过导体相连，所述半导体衬底层覆盖在所述缓冲阻挡层的下表面，在所述半导体衬底层的下表面覆盖导体形成所述漏极；所述耐压层由相互接触的具有某一种导电类型的第一半导体漂移区以及具有与所述第一半导体漂移区的导电类型相反的导电类型的第二半导体漂移区构成，所述第一半导体漂移区的上表面与所述栅极、部分所述半导体体区的下表面相接触，所述第二半导体漂移区的上表面与所述半导体体区相接触；所述缓冲阻挡层按照厚度分为两部分，较厚的一部分位于所述第一半导体漂移区以及部分第二半导体漂移区的下方，较薄的一部分位于所述第二半导体漂移...

【专利技术属性】
技术研发人员：谢速，
申请(专利权)人：杰平方半导体上海有限公司，
类型：新型
国别省市：