一种变掺杂SiC外延结构制造技术

本发明专利技术提供一种变掺杂SiC外延结构，包括缓冲层和漂移层，所述漂移层又包括耐压层、过渡层和补偿层。本发明专利技术通过设置过渡层和补偿层，可以提高后续第二导电类型注入后形成的阱区结深，降低所述第二导电类型阱区在靠近PN结附近的纵向浓度梯度变化，同时抑制由于轻掺杂漂移层导致的导通电阻过大问题，能有效提升SiC功率器件的抗辐照加固能力。SiC功率器件的抗辐照加固能力。SiC功率器件的抗辐照加固能力。

【技术实现步骤摘要】
一种变掺杂SiC外延结构


[0001]本专利技术属于半导体器件
，特别涉及一种SiC外延结构。

技术介绍

[0002]空间辐射环境是一个充斥着各类宇宙射线的复杂环境，其主要包括由质子和α粒子构成的银河宇宙射线(GCR)，由太阳大气加速的高能量、高通量带电粒子流组成的太阳宇宙射线(SCR)，自太阳飞向地球的热电离气体形成的太阳风，以及由地磁场俘获的质子、电子和少量低能重离子构成的地球辐射带(范艾伦带)，来自地面或高空核武器爆炸产生的核辐射、高能电磁脉冲和核爆冲击波组成的空间核爆环境及上述高能粒子与航天飞船的构成材料相互作用产生的次级粒子，均对航天器有着不用程度的影响。
[0003]单粒子烧毁(SEB,Single
‑
Event Burnout)是指由于个别高能粒子的入射导致器件产生正反馈使电流迅速增大并最终烧毁器件的现象。SEB往往由于高能离子入射引发的寄生三极管开启或强电场下的局部电场过高，从而引发局部剧烈温升导致永久性器件失效。
[0004]SiC材料被认为具有抗辐照的潜力，同时实验证明SiC MOSFET在抗总剂量方面的表现十分优越。但是SiC的单粒子辐照效应抗性较差。通常，SiC功率器件在高LET辐照下往往在不到额定电压50％的偏压下发生SEB。研究表明，深P
‑
body/低浓度P
‑
body层有助于提升SEB抗性，但Si基MOSFET使用的长时间高温退火推结的方式在SiC器件中无法实现，通过注入方式制造的P阱结深往往不超过1μm，这不利于SiC器件的抗辐照加固设计。同时，虽然有报道轻掺杂、厚外延的SiC高压材料制成的器件能够获得更高的SEB抗性，但会使导通电阻急剧增大，无法满足高性能器件要求。

技术实现思路

[0005]为解决上述SiC器件单粒子辐照抗性差的问题，本专利技术提出一种变掺杂SiC外延结构，其技术方案如下：
[0006]一种变掺杂SiC外延结构，包括，
[0007]第一导电类型衬底；
[0008]形成于所述第一导电类型衬底上的第一导电类型缓冲层；
[0009]形成于所述第一导电类型缓冲层上的第一导电类型漂移层；
[0010]所述第一导电类型漂移层进一步包括，
[0011]形成于所述第一导电类型缓冲层上的第一导电类型耐压层；
[0012]形成于所述第一导电类型耐压层上的第一导电类型过渡层；
[0013]形成于所述第一导电类型过渡层上的第一导电类型补偿层。
[0014]进一步地，所述第一导电类型缓冲层的厚度为0.5μm～30μm，所述第一导电类型缓冲层为均匀掺杂或非均匀掺杂，所述第一导电类型缓冲层的平均掺杂浓度为2E15cm
‑3～1E19cm
‑3。
[0015]进一步地，所述第一导电类型耐压层为均匀掺杂或非均匀掺杂，所述第一导电类型耐压层的平均掺杂浓度为1E15cm
‑3～1E17cm
‑3，所述第一导电类型耐压层的厚度为5μm～20μm，所述第一导电类型耐压层靠近所述第一导电类型过渡层位置的掺杂浓度不高于所述第一导电类型耐压层靠近所述第一导电类型缓冲层位置的掺杂浓度，所述第一导电类型耐压层的最高掺杂浓度与最低掺杂浓度的比值不超过10。
[0016]进一步地，根据权利要求1所述变掺杂SiC外延结构，其特征在于，所述第一导电类型过渡层为均匀掺杂或非均匀掺杂，所述第一导电类型过渡层的平均掺杂浓度为5E14cm
‑3～1E16cm
‑3，所述第一导电类型过渡层的厚度为0.5μm～5μm，所述第一导电类型过渡层的最高掺杂浓度与最低掺杂浓度的比值不超过2，所述第一导电类型过渡层包含所述外延结构中最低掺杂浓度的区域。
[0017]进一步地，所述第一导电类型补偿层为非均匀掺杂，所述第一导电类型补偿层的平均掺杂浓度为1E15cm
‑3～2E16cm
‑3，所述第一导电类型补偿层的厚度为0.5μm～5μm，所述第一导电类型补偿层靠近外延层表面位置的掺杂浓度与所述第一导电类型补偿层靠近所述第一导电类型过渡层位置的掺杂浓度的比值不低于1.2。
[0018]本专利技术的有益效果：
[0019]本专利技术通过设置过渡层和补偿层，可以提高后续第二导电类型注入后形成的有效阱区结深，降低第二导电类型阱区在靠近PN结附近的纵向浓度梯度变化，同时抑制由于轻掺杂漂移层导致的导通电阻过大问题。此外，本专利技术可以结合外延缓冲层和缓变/多层漂移区耐压层，在保障芯片击穿耐压的同时最大限度的抑制单粒子辐照过程中的材料温升，能有效提升SiC功率器件的抗辐照加固能力。
附图说明
[0020]图1为实施例1的SiC外延结构掺杂浓度示意图；
[0021]图2为实施例2的SiC外延结构掺杂浓度示意图；
[0022]图3为实施例3的SiC外延结构掺杂浓度示意图；
[0023]图4为实施例4的SiC外延结构掺杂浓度示意图；
[0024]图5为实施例5的SiC外延结构掺杂浓度示意图；
[0025]图6为5种仿真验证用器件的外延掺杂浓度示意图；
[0026]图7为5种仿真验证用器件沟道区域的纵向P型掺杂浓度示意图；
[0027]图8为5种器件单粒子辐照结温变化仿真结果图；
[0028]图9为5种器件的正向转移特性曲线仿真结果图。
[0029]附图标记说明：1、第一导电类型衬底；2、第一导电类型外延缓冲层；3、第一导电类型漂移层；31、第一导电类型耐压层；32、第一导电类型过渡层；33、第一导电类型补偿层。
具体实施方式
[0030]以下结合实施例对本专利技术作进一步的描述，实施例仅用于对本专利技术进行说明，并不构成对权利要求范围的限制，本领域技术人员可以想到的其他替代手段，均在本专利技术权利要求范围内。
[0031]此外，在本专利技术的描述中，需要说明的是，术语“中央”、“中心”、“上”、“下”、左”、
cm
‑3的外延缓冲层。将A中1μm/1E18 cm
‑3的外延缓冲层替换为10μm、掺杂浓度由1E18 cm
‑3(近衬底区域)渐变至1E16 cm
‑3(近外延层漂移区)的结构，即得到B。将B中10μm/1E16 cm
‑3的均匀掺杂外延层浓度替换为5E15 cm
‑3，即得到C和D。而E器件的外延结构则是在B的10μm、掺杂浓度渐变外延缓冲层基础上，进一步增加本专利技术中所述的耐压层、过度层和补偿层，形成一种本专利技术的抗辐照外延结构示例。
[0048]在外延结构的基础上，进行MOSFET器件的定义与仿真，5种器件除外延结构和Pwell纵向掺杂不同外，其他仿真结构完全相同，均采用0.55μm的沟道长度和50nm厚的栅氧层。如图7所示，A、B和C器件的Pwell为一种常见的Pwell掺杂分布，结深约0.75μm，D、E则采用深Pwell掺杂结构，结深约2.5μm。
[0049]5种器件的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种变掺杂SiC外延结构，其特征在于，包括，第一导电类型衬底；形成于所述第一导电类型衬底上的第一导电类型缓冲层；形成于所述第一导电类型缓冲层上的第一导电类型漂移层；所述第一导电类型漂移层进一步包括，形成于所述第一导电类型缓冲层上的第一导电类型耐压层；形成于所述第一导电类型耐压层上的第一导电类型过渡层；形成于所述第一导电类型过渡层上的第一导电类型补偿层。2.根据权利要求1所述变掺杂SiC外延结构，其特征在于，所述第一导电类型缓冲层的厚度为0.5μm～30μm，所述第一导电类型缓冲层为均匀掺杂或非均匀掺杂，所述第一导电类型缓冲层的平均掺杂浓度为2E15cm
‑3～1E19cm
‑3。3.根据权利要求1所述变掺杂SiC外延结构，其特征在于，所述第一导电类型耐压层为均匀掺杂或非均匀掺杂，所述第一导电类型耐压层的平均掺杂浓度为1E15cm
‑3～1E17cm
‑3，所述第一导电类型耐压层的厚度为5μm～20μm，所述第一导电类型耐压层靠近所述第一导电类型过渡层位置...

【专利技术属性】
技术研发人员：张腾，赵志飞，杨晓磊，叶云，黄润华，柏松，
申请(专利权)人：中国电子科技集团公司第五十五研究所，
类型：发明
国别省市：