一种调节动态特性的超结VDMOS器件及制备方法技术

本发明专利技术提供一种调节动态特性的超结VDMOS器件及制备方法，在第一导电类型柱顶部形成沟槽，且结合该沟槽形成包括第一栅极介电层及位于第一栅极介电层内的自下而上堆叠设置且相隔的第一子栅极导电层及第二子栅极导电层的第一栅极结构，而后形成第一导电类型源区、第二导电类型体区及第二栅极结构，且第二子栅极导电层与第一导电类型源区电连接，第一子栅极导电层与第二栅极结构电连接，可调节Cgd及Cgs；通过调节第一子栅极导电层及第二子栅极导电层四周的栅极介电层的厚度，可灵活调节Ciss、Crss的大小和比例，从而调节超结VDMOS器件的动态特性，在保持高开关速度和低开关功耗的情况下，减小开关电流振荡，缓解EMI噪声。缓解EMI噪声。缓解EMI噪声。

【技术实现步骤摘要】
一种调节动态特性的超结VDMOS器件及制备方法


[0001]本专利技术属于半导体器件制造领域，涉及一种调节动态特性的超结VDMOS器件及制备方法。

技术介绍

[0002]在半导体功率器件领域，VDMOSFET(Vertical Double Diffused Metal Oxide SemiconductorField Effect Transistor，垂直双扩散金属氧化物场效应晶体管)因其工作频率高、热稳定性好及驱动电路简单等优点而被广泛应用。其中，源漏击穿电压(BVdss)与导通电阻(Rdson)是功率器件中两个重要的性能参数，对于这两个性能参数，普遍的设计要求是功率器件不仅要具有高的BVdss，而且也要具有低的Rdson以降低功耗。
[0003]在传统VDMOS器件的漂移区引入超结结构(Super Junction)，以采用由一系列P型和N型半导体薄层交替排列组成的掺杂区代替传统的VDMOS器件中单一轻掺杂的漂移区，以形成超结VDMOS器件，在截止态时，由于p型和n型层中的耗尽区电场产生相互补偿效应，使p型和n型层的掺杂浓度可以做的很高而不会引起器件击穿电压的下降；导通时，这种高浓度的掺杂可以使其导通电阻显著下降，因为这种特殊的结构，可有效优化BVdss和Rdson的折衷关系，以其导通电阻小、导通速度快和开关损耗低等优点，引起了业界的广泛关注。
[0004]在MOSFET器件中，栅极由一层薄的栅介质层实现绝缘，从而功率MOSFET在栅极
‑
漏极、栅极
‑
源极和漏极
‑
源极之间具有电容，如图1所示，其中，输入电容(Ciss)是栅源寄生电容(Cgs)与栅漏寄生电容(Cgd)之和，即Ciss＝Cgs+Cgd；输出电容(Coss)是漏源寄生电容(Cds)与栅漏寄生电容(Cgd)之和，即Coss＝Cds+Cgd；反馈电容(Crss)也称为米勒电容，Crss＝Cgd。功率MOSFET是电压驱动型器件，其栅极驱动电压由0V上升至指定电压的过程可以理解为其内部寄生电容充电的过程，寄生电容越大，其所需的充电电荷Qg越多，相应的开通速度也就越慢，同时，还会带来开通损耗变大的不利影响；同理，关断时的关断速度和关断损耗亦是由寄生电容的放电过程所决定。在整个开关过程中，米勒电容Crss及其所对应的栅漏电荷(Qgd)将会起到主导作用，从而降低Cgd可有效提高开关速度、降低开关损耗。
[0005]随着半导体工艺的发展，半导体器件向着小型化、低成本发展，超结VDMOS器件通过缩小超结结构单元间距(Pitch)可使得在相同Rdson的情形下，器件芯片面积更小，成本更低，但器件芯片面积的减小，使得寄生电容减小，开关速度更快，然而由于超结VDMOS器件使用横向电场，在高压时，中间N区完全耗尽，存储电荷很小，Coss和Crss都非常小，Vds(漏源电压)开始下降非常快，当Vds降到50V或更低时，N和P区耗尽层宽度减小直到消失而逐渐恢复到原来高掺杂状态，相当于存储电荷突然增加，因此，电容也就会突然增加，尤其是在开关过程中，当漏压比较小时，超结VDMOS器件的电容产生急剧的变化(dV/dt产生突变)，容易导致器件发生振荡和EMI(Electro Magnetic Interference，电磁干扰)等问题，严重时还可能导致器件失效。因此如充电桩等一些验证周期长、不易修改的应用方案会放弃性价比高的小型化超结VDMOS器件，而选择传统的超结VDMOS器件。
[0006]因此，提供一种调节动态特性的超结VDMOS器件及制备方法，实属必要。

技术实现思路

[0007]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种调节动态特性的超结VDMOS器件及制备方法，用于解决现有技术中超结VDMOS器件容易因电容急剧变化而导致器件发生震荡和电磁干扰的问题。
[0008]为实现上述目的及其他相关目的，本专利技术提供一种调节动态特性的超结VDMOS器件，所述超结VDMOS器件包括：
[0009]第一导电类型衬底；
[0010]第一导电类型外延层，所述第一导电类型外延层位于所述第一导电类型衬底的表面；
[0011]第二导电类型柱，所述第二导电类型柱间隔分布于所述第一导电类型外延层内，以在各所述第二导电类型柱之间间隔出第一导电类型柱而形成超结结构，且所述第一导电类型柱顶部具有沟槽；
[0012]第二导电类型体区，所述第二导电类型体区位于所述第一导电类型外延层内，且位于所述第二导电类型柱上；
[0013]第一导电类型源区，所述第一导电类型源区位于所述第二导电类型体区内；
[0014]第一栅极结构，所述第一栅极结构位于所述沟槽内，所述第一栅极结构包括覆盖所述沟槽底部及侧壁的第一栅极介电层及位于所述第一栅极介电层内的自下而上堆叠设置的第一子栅极导电层及第二子栅极导电层，所述第一子栅极导电层及第二子栅极导电层通过所述第一栅极介电层隔开，且所述第二子栅极导电层与所述第一导电类型源区电连接；
[0015]第二栅极结构，所述第二栅极结构位于所述第一导电类型源区、所述第二导电类型体区及所述第一栅极结构上，所述第二栅极结构包括第二栅极介电层及位于所述第二栅极介电层表面的第二栅极导电层，且所述第一子栅极导电层与所述第二栅极结构电连接；
[0016]层间介质层，所述层间介质层包覆所述第二栅极结构；
[0017]正面金属层，所述正面金属层位于所述第一导电类型源区及所述第二导电类型体区的表面；
[0018]背面金属层，所述背面金属层位于所述第一导电类型衬底远离所述第一导电类型外延层的表面。
[0019]可选地，所述沟槽的截面形貌包括矩形、梯形、三角形或圆弧形。
[0020]可选地，还包括位于所述第二导电类型体区内，且和所述第一导电类型源区相邻设置的第二导电类型接触区。
[0021]可选地，还包括第一导电类型缓冲层，所述第一导电类型缓冲层位于所述第一导电类型衬底和所述第一导电类型外延层之间，所述第一导电类型缓冲层的掺杂浓度介于所述第一导电类型衬底和所述第一导电类型外延层的掺杂浓度之间。
[0022]可选地，所述第一导电类型为n型，所述第二导电类型为p型；或所述第一导电类型为p型，所述第二导电类型为n型。
[0023]本专利技术还提供一种调节动态特性的超结VDMOS器件的制备方法，包括以下步骤：
[0024]提供第一导电类型衬底；
[0025]于所述第一导电类型衬底表面形成第一导电类型外延层；
[0026]于所述第一导电类型外延层内形成间隔分布的第二导电类型柱，且在各所述第二导电类型柱之间间隔出第一导电类型柱而形成超结结构；
[0027]进行离子注入，于所述第一导电类型外延层内形成位于所述第二导电类型柱上的第二导电类型体区；
[0028]于所述第一导电类型柱的顶部形成沟槽；
[0029]形成第一栅极结构，所述第一栅极结构位于所述沟槽内，所述第一栅极结构包括覆盖所述沟槽底部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种调节动态特性的超结VDMOS器件，其特征在于，所述超结VDMOS器件包括：第一导电类型衬底；第一导电类型外延层，所述第一导电类型外延层位于所述第一导电类型衬底的表面；第二导电类型柱，所述第二导电类型柱间隔分布于所述第一导电类型外延层内，以在各所述第二导电类型柱之间间隔出第一导电类型柱而形成超结结构，且所述第一导电类型柱顶部具有沟槽；第二导电类型体区，所述第二导电类型体区位于所述第一导电类型外延层内，且位于所述第二导电类型柱上；第一导电类型源区，所述第一导电类型源区位于所述第二导电类型体区内；第一栅极结构，所述第一栅极结构位于所述沟槽内，所述第一栅极结构包括覆盖所述沟槽底部及侧壁的第一栅极介电层及位于所述第一栅极介电层内的自下而上堆叠设置的第一子栅极导电层及第二子栅极导电层，所述第一子栅极导电层及第二子栅极导电层通过所述第一栅极介电层隔开，且所述第二子栅极导电层与所述第一导电类型源区电连接；第二栅极结构，所述第二栅极结构位于所述第一导电类型源区、所述第二导电类型体区及所述第一栅极结构上，所述第二栅极结构包括第二栅极介电层及位于所述第二栅极介电层表面的第二栅极导电层，且所述第一子栅极导电层与所述第二栅极结构电连接；层间介质层，所述层间介质层包覆所述第二栅极结构；正面金属层，所述正面金属层位于所述第一导电类型源区及所述第二导电类型体区的表面；背面金属层，所述背面金属层位于所述第一导电类型衬底远离所述第一导电类型外延层的表面。2.根据权利要求1所述的超结VDMOS器件，其特征在于：所述沟槽的截面形貌包括矩形、梯形、三角形或圆弧形。3.根据权利要求1所述的超结VDMOS器件，其特征在于：还包括位于所述第二导电类型体区内，且和所述第一导电类型源区相邻设置的第二导电类型接触区。4.根据权利要求1所述的超结VDMOS器件，其特征在于：还包括第一导电类型缓冲层，所述第一导电类型缓冲层位于所述第一导电类型衬底和所述第一导电类型外延层之间，所述第一导电类型缓冲层的掺杂浓度介于所述第一导电类型衬底和所述第一导电类型外延层的掺杂浓度之间。5.根据权利要求1所述的超结VDMOS器件，其特征在于：所述第一导电类型为n型，所述第二导电类型为p型；或所述第一导电类型为p型，所述第二导电类型为n型。6.一种调节动态特性的超结VD...

【专利技术属性】
技术研发人员：柴展，栗终盛，罗杰馨，徐大朋，
申请(专利权)人：上海功成半导体科技有限公司，
类型：发明
国别省市：