SRAM字线电压产生电路及调节电路制造技术

本发明专利技术提供了一种SRAM字线电压的调节电路，包括：第一n输入与非门，输入端接收字线译码电路的行译码信号；第一PMOS管，源极接入电源电压，第一n输入与非门的输出信号经过两级反相器后输入第一PMOS管的栅极；第二n输入与非门，输入端接收行译码信号；或非门，输入端接第二n输入与非门的输出信号和读写控制信号；第二PMOS管，源极和漏极短接并接入第一PMOS管的漏极，并在此输出字线译码电路的调节信号，或非门的输出信号经过一级反相器后输入第二PMOS管的栅极。本发明专利技术不需要外接控制信号就可以控制SRAM字线电压，减少电路的控制难度，同时，使用第二PMOS管进行充电，可以省去电容，从而减少占用面积。而减少占用面积。而减少占用面积。

【技术实现步骤摘要】
SRAM字线电压产生电路及调节电路


[0001]本专利技术涉及电路
，尤其是涉及一种SRAM字线电压产生电路及调节电路。

技术介绍

[0002]随着工艺节点和供电电压的不断降低，器件的阈值电压也不断降低，导致SRAM存储单元的鲁棒性也随之不断降低。存储单元工作时的读写能力被破坏，读操作时，半选单元的读破坏频发，造成读取错误数据。写操作时，写能力越来越差，极易造成SRAM写入错误数据。
[0003]字线欠压(WLUD)技术常用于读辅助电路，字线过压(WLOD)技术常用于写辅助电路。
[0004]然而，现有技术SRAM存储单元的辅助电路需要外接控制信号，对输入信号时序要求严格，由此增加电路控制难度，并且SRAM存储单元的辅助电路采用的电容占用了较大面积。

技术实现思路

[0005]本专利技术的目的在于提供一种SRAM字线电压产生电路及调节电路，不需要外接控制信号，减少电路的控制难度，同时，还可以省去电容，从而减少调节电路占用的面积。
[0006]为了达到上述目的，本专利技术提供了一种SRAM字线电压的调节电路，包括：第一n输入与非门，输入端接收字线译码电路的行译码信号；第一PMOS管，源极接入电源电压，所述第一n输入与非门的输出信号经过两级反相器后输入第一PMOS管的栅极；第二n输入与非门，输入端接收行译码信号，其中n为正整数；或非门，输入端接所述第二n输入与非门的输出信号和读写控制信号；第二PMOS管，源极和漏极短接并接入所述第一PMOS管的漏极，并在此输出字线译码电路的调节信号，所述或非门的输出信号经过一级反相器后输入第二PMOS管的栅极。
[0007]可选的，在SRAM字线电压的调节电路中，所述第一n输入与非门的输出信号经过第一反相器和第二反相器后输入第一PMOS管的栅极，所述第一n输入与非门的输出信号输入所述第一反相器的输出端，所述第一反相器的输出信号输入所述第二反相器的输入端，所述第二反相器的输出信号输入所述第一PMOS管的栅极。
[0008]可选的，在SRAM字线电压的调节电路中，所述或非门的输出信号经过第三反相器后输入第二PMOS管的栅极，所述或非门的输出信号输入所述第三反相器的输入端，所述第三反相器的输出信号输出第二PMOS管的栅极。
[0009]可选的，在SRAM字线电压的调节电路中，所述第一n输入与非门和第二n输入与非门均包括n个输入端，每个所述输入端均接入一个行译码信号。
[0010]可选的，在SRAM字线电压的调节电路中，每个所述输入端接入的行译码信号不同。
[0011]可选的，在SRAM字线电压的调节电路中，所述读写控制信号为低电平时，所有所述
行译码信号的初始值均为高电平，所述第一PMOS管的栅极为低电平，所述第一PMOS管的栅极导通，所述电源电压通过所述第一PMOS管的栅极对所述第二PMOS管充电。
[0012]可选的，在SRAM字线电压的调节电路中，所述读写控制信号为高电平时，所述行译码信号的初始值均为高电平，所述第一PMOS管的栅极为低电平，所述第一PMOS管导通，所述电源电压通过所述第一PMOS管对所述第二PMOS管进行充电，使所述字线译码电路的调节信号达到电源电压。
[0013]本专利技术还提供了一种SRAM字线电压产生电路，包括：SRAM存储单元，用于产生字线电压；字线选择电路，与字线译码电路的调节信号一起控制所述字线电压的电压。
[0014]可选的，在SRAM字线电压产生电路中，所述SRAM存储单元为6T SRAM存储器。
[0015]可选的，在SRAM字线电压产生电路中，6T SRAM存储器包括两个PMOS管和四个NMOS管。
[0016]在本专利技术提供的SRAM字线电压产生电路及调节电路中，通过行译码信号和读写控制信号控制第一PMOS管对第二PMOS管的充电，从而使得字线译码电路的调节信号与电源电压相等，从而控制SRAM字线电压。本专利技术不需要行译码信号和读写控制信号之外的其他信号就可以控制SRAM字线电压，减少电路的控制难度，同时，使用第二PMOS管进行充电，可以省去电容，从而减少调节电路占用的面积。
附图说明
[0017]图1是本专利技术实施例的SRAM字线电压的调节电路的示意图；图2是本专利技术实施例的SRAM字线电压产生电路的示意图；图3是专利技术实施例的SRAM存储单元的示意图；图4是专利技术实施例的SRAM存储单元读写操作的时序图；110
‑
第一n输入与非门、120
‑
第二n输入与非门、130
‑
或非门、140
‑
第一反相器、150
‑
第二反相器、160
‑
第三反相器、170
‑
字线选择电路、180
‑
SRAM存储单元、MP1
‑
第一PMOS管、MP2
‑
第二PMOS管、P3
‑
第三PMOS管、P4
‑
第四PMOS管、N1
‑
第一NMOS管、N2
‑
第二NMOS管、N3
‑
第三NMOS管、N4
‑
第四NMOS管。
具体实施方式
[0018]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0019]在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
[0020]请参照图1，本专利技术提供了一种SRAM字线电压的调节电路，包括：第一n输入与非门110，输入端接收字线译码电路的行译码信号；
第一PMOS管MP1，源极接入电源电压VDD，第一n输入与非门110的输出信号经过两级反相器后输入第一PMOS管MP1的栅极；第二n输入与非门120，输入端接收行译码信号，其中n为正整数；或非门130，输入端接第二n输入与非门120的输出信号和读写控制信号；第二PMOS管MP2，源极和漏极短接并接入第一PMOS管MP1的漏极，并在此输出字线译码电路的调节信号VG，或非门130的输出信号经过一级反相器后输入第二PMOS管MP2的栅极。
[0021]优选的，第一n输入与非门110的输出信号经过第一反相器140和第二反相器150后输入第一PMOS管MP1的栅极，第一n输入与非门110的输出信号输入第一反相器140的输出端，第一反相器140的输出信号输入第二反相器150的输入端，第二反相器150的输出信号输入第一PMOS管MP1的栅极。行译码信号(Y&lt本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SRAM字线电压的调节电路，其特征在于，包括：第一n输入与非门，输入端接收字线译码电路的行译码信号；第一PMOS管，源极接入电源电压，所述第一n输入与非门的输出信号经过两级反相器后输入第一PMOS管的栅极；第二n输入与非门，输入端接收行译码信号，其中n为正整数；或非门，输入端接所述第二n输入与非门的输出信号和读写控制信号；第二PMOS管，源极和漏极短接并接入所述第一PMOS管的漏极，并在此输出字线译码电路的调节信号，所述或非门的输出信号经过一级反相器后输入第二PMOS管的栅极。2.如权利要求1所述的调节电路，其特征在于，所述第一n输入与非门的输出信号经过第一反相器和第二反相器后输入第一PMOS管的栅极，所述第一n输入与非门的输出信号输入所述第一反相器的输出端，所述第一反相器的输出信号输入所述第二反相器的输入端，所述第二反相器的输出信号输入所述第一PMOS管的栅极。3.如权利要求1所述的调节电路，其特征在于，所述或非门的输出信号经过第三反相器后输入第二PMOS管的栅极，所述或非门的输出信号输入所述第三反相器的输入端，所述第三反相器的输出信号输出第二PMOS管的栅极。4.如权利要求1所述的调节电路，其特征在于，所述第一n输入与非门和第二n输入与非门均...

【专利技术属性】
技术研发人员：肖剑峰，赵斌，蒋德舟，张茂杰，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：