低功耗存储器内计算位单元制造技术

提供了一种存储器内计算位单元，包括用于存储经存储位的一对交叉耦合的反相器。存储器内计算位单元包括用于将经存储位与输入矢量位相乘的逻辑栅极。逻辑栅极包括FET晶体管。FET晶体管的源极端子连接到交叉耦合反相器的输出节点，FET晶体管的栅极端子连接到输入矢量位，并且FET晶体管的漏极端子连接到电容器的第一板。电容器的第二板连接到读取位线。电容器的第二板连接到读取位线。电容器的第二板连接到读取位线。

【技术实现步骤摘要】
【国外来华专利技术】低功耗存储器内计算位单元
[0001]根据35 U.S.C.
§
119的优先权要求
[0002]本专利申请要求于2020年1月31日提交的题为“低功耗存储器内计算位单元”的非临时申请号16/779,491的优先权，该申请已转让给本申请的受让人并且通过引用明确并入本文。


[0003]本申请涉及存储器内计算，并且更具体地涉及一种低功率存储器内计算位单元。

技术介绍

[0004]数据的计算机处理通常使用冯诺依曼架构，其中从存储器中检索数据以在算术和逻辑单元中进行处理。在诸如机器学习之类的计算密集型应用中，进出存储器的数据流成为处理速度的瓶颈。为了解决这个数据移动瓶颈，已经开发了存储器内计算架构，其中数据处理硬件跨位单元分布。

技术实现思路

[0005]根据本专利技术的第一方面，提供了一种存储器内计算存储单元，包括：一对交叉耦合的反相器，具有用于经存储位的第一输出节点；读取位线；字线，具有响应于输入位的电压；电容器，具有连接到读取位线的第一板；以及第一传输晶体管，连接在第一输出节点与电容器的第二板之间，并且具有连接到字线的栅极。
[0006]根据本专利技术的第二方面，提供了一种存储器内计算存储单元，包括一对交叉耦合的反相器，具有用于经存储位的第一输出节点；读取位线；电容器，具有连接到读取位线的第一板；以及第一传输栅极，连接在第一输出节点与电容器的第二板之间，其中第一传输栅极被配置为响应于输入位为真而关闭，并且被配置为响应于输入位为假而打开。
[0007]根据本专利技术的第三方面，提供了一种乘法和累加电路，包括多个存储器内计算存储单元，布置成多个列，其中每个列包括读取位线，并且其中每个列中的每个存储器内计算存储单元包括逻辑栅极并且包括电容器，逻辑栅极被配置为将输入位与经存储位相乘，该电容器具有连接到列的读取位线的第一板并且具有连接到逻辑栅极的输出节点的第二板。
[0008]根据本专利技术的第四方面，提供了一种存储器内计算方法，包括：在复位阶段期间，将用于存储器内计算存储单元列的读取位线充电到电源电压，同时每个存储器内计算存储单元中的电容器的第一板连接到读取位线并且每个存储器内计算存储单元中的每个电容器的第二板接地；在每个存储器内计算存储单元中的复位阶段之后的计算阶段期间，将输入矢量的对应位与存储器内计算存储单元的经存储位相乘，以通过乘法信号驱动存储器内计算存储单元的电容器的第二板，同时读取位线保持充电到电源电压；并且在计算阶段之后的累加阶段，将读取位线与电源电压的电源节点隔离，同时每个存储器内计算存储单元的电容器的第二板接地以在读取位线上产生累加电压。
[0009]通过以下具体实施方式可以更好地理解这些和其他有利特征。
附图说明
[0010]图1图示了根据本专利技术的一个方面的第一存储器内计算位单元。
[0011]图2A图示了根据本专利技术的一个方面的包括存储器内计算位单元阵列的乘法和累加电路。
[0012]图2B图示了根据本专利技术的一个方面的乘法和累加电路的存储器内计算位单元列。
[0013]图3图示了根据本专利技术的一个方面的第二存储器内计算位单元。
[0014]图4图示了根据本专利技术的一个方面的第三存储器内计算位单元。
[0015]图5图示了根据本专利技术的一个方面的第四存储器内计算位单元。
[0016]图6是根据本专利技术的一个方面的示例存储器内计算方法的流程图。
[0017]图7图示了一些示例电子系统，每个电子系统都包含根据本专利技术的一个方面的具有存储器内计算位单元阵列的乘法和累加电路。
[0018]本专利技术的实施例及其优点通过参考以下具体实施方式得到最好的理解。应当领会，相似的附图标记用于标识附图中的一个或多个附图中所示的相似元件。
具体实施方式
[0019]提供了一种存储器内计算存储单元，诸如存储器内计算位单元，其包括使用两个交叉耦合的反相器来存储位的SRAM单元。交叉耦合的反相器的中一个反相器使用经存储位驱动真(Q)输出节点，而其余交叉耦合的反相器使用经存储位的补码驱动补码(QB)输出节点。存储器内计算位单元还包括具有连接到读取位线(RBL)的第一板的电容器。如本文中所使用的，“连接”是指直接电连接，尽管这种直接连接可以通过诸如电阻器、电容器或电感器之类的中间元件来实现。Q输出节点通过诸如p型金属氧化物半导体(PMOS)第一传输晶体管之类的第一传输晶体管耦合到电容器的第二板。同样，QB输出节点通过诸如PMOS第二传输晶体管之类的第二传输晶体管耦合到电容器的第二板。Q输出节点在本文中也被表示为第一输出节点。同样，QB输出节点在本文中也被表示为第二输出节点。输入矢量位控制第一传输晶体管的栅极，而输入矢量位的补码控制第二传输晶体管的栅极。
[0020]用于电容器的第二板通过诸如具有由读取字线(RWL)控制的栅极的n型金属氧化物半导体(NMOS)复位晶体管的复位晶体管耦合到地。在存储器内计算位单元的复位阶段，读取位线被充电高到电源电压VDD，而读取字线被断言到电源电压VDD以对电容器进行充电。在复位阶段之后的计算阶段期间，读取字线被放电以关断复位晶体管，而读取位线保持被充电到电源电压VDD。如果输入矢量位和经存储位都为真，则第一传输晶体管导通以将电容器的第二板充电到电源电压VDD。同样，如果输入矢量位和经存储位都为假，则第二传输晶体管被导通以对电容器的第二板进行充电。由于电容器的第一板在计算阶段期间保持连接到电源电压VDD的电源节点，所以第二板充电到电源电压VDD会使电容器放电。另一方面，如果输入矢量位和经存储位具有互补值，则在计算阶段期间，第一传输晶体管和第二传输晶体管都不导通。在这种情况下，电容器的第二板保持被放电，以使电容器保持被充电到电源电压VDD。
[0021]如果输入矢量位是低电平有效信号，则存储器内计算单元在计算阶段期间实现输入矢量位和经存储位的异或非(XNOR)，其中如果输入矢量位和经存储位具有相同的二进制值，则获得逻辑真输出(电容器充电)，而如果输入矢量位和经存储位不具有相同的二进制
值，则获得逻辑假输出(电容器放电)。如果输入矢量位是高电平有效信号，则存储器内计算位单元可能会实现经存储位和输入矢量位的异或(XOR)。
[0022]所得存储器内计算位单元相当有利，因为所得电容器为全轨充电(即，要么充电到电源电压VDD，要么放电到地)。另外，传输栅极无需传递全轨输出。而且，为了所得轨到轨输出，无需将用于导通复位晶体管的读取字线断言提升到电源电压VDD以上。最后，复位晶体管以及存储器内计算位单元中的其余晶体管都可以是高压(厚氧化物)晶体管以限制泄漏。现在对一些示例存储器内计算位单元进行更详细的讨论。
[0023]现在，转向附图，图1中示出了示例存储器内计算位单元100。一对交叉耦合的反相器105将经存储位存储在真实输出节点Q上并且还将该位的补码存储在补码输出节点QB上。如在SRAM技术中已知的，当写入字线(WWL)被断言到电源电压VDD以导通对应的一对NMOS存取晶本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种存储器内计算存储单元，包括：一对交叉耦合的反相器，具有用于存储位的第一输出节点；读取位线；字线，具有响应于输入位的电压；电容器，具有连接到所述读取位线的第一板；以及第一传输晶体管，连接在所述第一输出节点与所述电容器的第二板之间并且具有连接到所述字线的栅极。2.根据权利要求1所述的存储器内计算存储单元，其中所述一对交叉耦合的反相器包括用于所述存储位的补码的第二输出节点；所述存储器内计算存储单元还包括：补码字线，具有响应于所述输入位的补码的电压；第二传输晶体管，连接在所述第二输出节点与所述电容器的所述第二板之间并且具有连接到所述补码字线的栅极。3.根据权利要求2所述的存储器内计算存储单元，其中所述第一传输晶体管和所述第二传输晶体管均是p型金属氧化物半导体(PMOS)晶体管。4.根据权利要求2所述的存储器内计算存储单元，还包括：读取字线；以及第三晶体管，连接在所述电容器的所述第二板与地之间并且具有连接到所述读取字线的栅极。5.根据权利要求4所述的存储器内计算存储单元，其中所述第三晶体管是n型金属氧化物半导体(NMOS)晶体管，所述n型金属氧化物半导体(NMOS)晶体管具有连接到地的源极以及连接到所述电容器的所述第二板的漏极。6.根据权利要求4所述的存储器内计算存储单元，还包括：第四晶体管，连接在用于电源电压的电源节点与所述读取位线之间。7.根据权利要求6所述的存储器内计算存储单元，其中所述第四晶体管是PMOS晶体管，所述PMOS晶体管具有连接到所述电源节点的源极以及连接到所述读取位线的漏极。8.根据权利要求7所述的存储器内计算存储单元，还包括：用于复位信号的复位线，其中所述第四晶体管的栅极连接到所述复位线。9.根据权利要求2所述的存储器内计算存储单元，还包括：写入位线；补码写入位线：第一存取晶体管，连接在所述写入位线与所述第一输出节点之间；以及第二存取晶体管，连接在所述补码写入位线与所述第二输出节点之间。10.根据权利要求9所述的存储器内计算存储单元，还包括：写入字线，其中所述写入字线连接到所述第一存取晶体管的栅极并且连接到所述第二存取晶体管的栅极。11.根据权利要求6所述的存储器内计算存储单元，还包括第五晶体管，所述第五晶体管连接在所述电容器的所述第二板与所述电源节点之间。12.根据权利要求1所述的存储器内计算存储单元，其中所述存储器内计算存储单元被包括在存储器内计算存储单元的阵列中的列内。
13.根据权利要求1所述的存储器内计算存储单元，其中所述电容器选自由以下项组成的组：金属层电容器、变容二极管和金属
‑
绝缘体
‑
金属电容器。14.根据权利要求5所述的存储器内计算存储单元，其中所述第三晶体管是厚氧化物晶体管。15.一种存储器内计算存储单元，包括：一对交叉耦合的反相器，具有用于存储位的第一输出节点；读取位线；电容器，具有连接到所述读取位线的第一板；以及第一传输栅极，连接在所述第一输出节点与所述电容器的第二板之间，其中所述第一传输栅极被配置为响应于输入位为真而关闭，并且被配置为响应于所述输入位为假而打开。16.根据权利要求15所述的存储器内计算存储单元，其中所述一对交叉耦合的反相器包括用于所述存储位的补码的第二输出节点；所述存储器内计算存储单元还包括：第二传输栅极，连接在所述第二输出节点与所述电容器的所述第二板之间，其中所述第二传输栅极被配置为响应于所述输入位为真而打开，并且被配置为响应于所述...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：