本发明专利技术提供一种虚拟静态随机存取存储器装置，包括多个存储器、仲裁器以及控制器。存储器分别产生多个自刷新需求信号。每一自刷新需求信号指示对应的每一存储器执行自刷新动作的时间区间。仲裁器接收自刷新需求信号，在存储器被致能时，依据自刷新需求信号以产生延迟同步旗标。控制器依据延迟同步旗标以决定在存取操作下，存取存储器的存取延迟时间。存取存储器的存取延迟时间。存取存储器的存取延迟时间。
【技术实现步骤摘要】
虚拟静态随机存取存储器装置
[0001]本专利技术涉及一种虚拟静态随机存取存储器装置，尤其涉及一种可动态调整访问时间延迟的虚拟静态随机存取存储器装置。
技术介绍
[0002]在需使用静待存储器的电子装置中，因所需要的静态存储器的容量越来越大，因此一种利用动态随机存取存储器建构的虚拟静态随机存取存储器装置被提出。特别在物联网装置中，虚拟静态随机存取存储器装置更是一种受欢迎的选项。
[0003]由于动态随机存取存储器需要执行自刷新动作，因此，当虚拟静态随机存取存储器装置发生存取操作，而动态随机存取存储器正在执行自刷新动作时，动态随机存取存储器需要在一定长的存取延迟(latency)时间后方能提供存取数据。为了因应这个问题，一种可调整的存取延迟时间的机制被提出。
[0004]然而，上述的可调整的存取延迟时间的机制仅能应用在单一动态随机存取存储器的架构上。为了提升虚拟静态随机存取存储器装置的数据宽度以及存储密度，虚拟静态随机存取存储器装置常需要设置多个动态随机存取存储器。基于每一个动态随机存取存储器执行自刷新动作的时间不相同，上述的可调整的存取延迟时间的机制无法被应用。也因此，现有技术针对具有多个动态随机存取存储器的虚拟静态随机存取存储器装置，都设置固定的且足够长的存取延迟时间来执行存取操作。如此一来，虚拟静态随机存取存储器装置的存取速率受到一定的限制。
技术实现思路
[0005]本专利技术是针对一种虚拟静态随机存取存储器装置，可动态调整存储器的存取延迟时间，提升使用效能。
[0006]根据本专利技术的实施例，虚拟静态随机存取存储器装置包括多个存储器、仲裁器以及控制器。存储器分别产生多个自刷新需求信号。每一自刷新需求信号指示对应的每一存储器执行自刷新动作的时间区间。仲裁器接收自刷新需求信号，在存储器被致能时，依据自刷新需求信号以产生延迟同步旗标。控制器耦接存储器以及仲裁器。控制器依据延迟同步旗标以决定在存取操作下，存取存储器的存取延迟时间。
[0007]基于上述，本专利技术实施例中通过判断在存取操作下，存储器的至少其中之一是否产生自刷新动作的碰撞现象，并依据判断的结果来动态调整存取存储器的存取延迟时间。有效提升虚拟静态随机存取存储器装置的存取效能。
附图说明
[0008]包含附图以便进一步理解本专利技术，且附图并入本说明书中并构成本说明书的一部分。附图说明本专利技术的实施例，并与描述一起用于解释本专利技术的原理。
[0009]图1为本专利技术一实施例的虚拟静态随机存取存储器装置的示意图；
[0010]图2A以及图2B为本专利技术实施例的虚拟静态随机存取存储器装置的不同实施方式的读取动作波形图；
[0011]图2C以及图2D为本专利技术实施例的虚拟静态随机存取存储器装置的不同实施方式的写入动作波形图；
[0012]图3为本专利技术实施例的仲裁器的实施方式的示意图；
[0013]图4为本专利技术实施例的存储器的部分电路的实施方式的示意图；
[0014]图5为本专利技术实施例的存储器的另一部分电路的实施方式的示意图。
[0015]附图标号说明
[0016]100：虚拟静态随机存取存储器装置；
[0017]111～11N、400、500：存储器；
[0018]120：仲裁器；
[0019]130：控制器；
[0020]300：仲裁器；
[0021]310：逻辑电路；
[0022]320：闩锁器；
[0023]330：反馈电路；
[0024]410：定时器；
[0025]420：延迟器；
[0026]510：多任务器；
[0027]A1、A2：信号；
[0028]CK#：反向频率信号；
[0029]CK、CK1：频率信号；
[0030]CS#：芯片致能信号；
[0031]DQA1～DQAN、DQSA1[7:0]、DQSA2[7:0]：数据信号；
[0032]FF1：正反器；
[0033]IV1：反向器；
[0034]LAT11、LAT12：延迟时间；
[0035]LSF：延迟同步旗标；
[0036]ND1、ND2：与非门；
[0037]OPR：运算结果；
[0038]RR1～RRN：自刷新需求信号；
[0039]RWDS、RWDS1、RWDS2：存取延迟指示信号；
[0040]SR1：闩锁器；
[0041]TPS：启动时间区间；
[0042]tS：启动时间点；
[0043]VH、VL：电压；
[0044]WDATA1：写入数据。
具体实施方式
[0045]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
[0046]请参照图1，图1为本专利技术一实施例的虚拟静态随机存取存储器装置的示意图。虚拟静态随机存取存储器装置100包括存储器111～11N、仲裁器120以及控制器130。存储器111～11N为动态随机存取存储器。存储器111～11N分别产生多个自刷新需求信号RR1～RRN，每一个自刷新需求信号RR1～RRN指示对应的每一存储器111～11N执行自刷新动作的时间区间。自刷新需求信号RR1～RRN被提供至仲裁器120。仲裁器120并接收芯片致能信号CS#，仲裁器120并依据芯片致能信号CS#，以在一启动时间区间的启动时间点，依据自刷新需求信号RR1～RRN来产生延迟同步旗标LSF。其中，依据未被致能的芯片致能信号CS#，仲裁器120可在存储器111～11N位被启动以进行存取的待机时间区间中，通过自刷新需求信号RR1～RRN来获知每一存储器111～11N发生自刷新动作的时间区间。在芯片致能信号CS#转态为致能的时间点(即为启动时间区间的启动时间点)，仲裁器120可依据自刷新需求信号RR1～RRN来判断存储器111～11N中的任一是否尚在执行自刷新动作，若判断结果为是，则产生被致能的延迟同步旗标LSF；若判断结果为否，则产生被禁能的延迟同步旗标LSF。
[0047]仲裁器120可传送延迟同步旗标LSF至存储器111～11N，并使存储器111～11N依据延迟同步旗标LSF来产生存取延迟指示信号RWDS。在此请注意，存储器111～11N产生存取延迟指示信号RWDS的端点是耦接在相同的传输导线上，也就是说，存储器111～11N产生相同的存取延迟指示信号RWDS。
[0048]控制器130耦接至存储器111～11N，接收存储器111～11N共同产生的存取延迟指示信号RWDS、芯片致能信号CS#、频率信号CK以及反向频率信号CK#。控制器130在存取操作下，另接收存储器111～11N所分别提供的数据信号DQA1～DQAN。
[0049]此外，在存取操作下，控制器130可依据存储器111～11N所提供的存取延迟指示信号RWDS来设定存取延迟时间，并依据所设定的存取本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种虚拟静态随机存取存储器装置，其特征在于，包括：多个存储器，分别产生多个自刷新需求信号，每一所述自刷新需求信号指示对应的每一所述存储器执行自刷新动作的时间区间；仲裁器，接收所述多个自刷新需求信号，在所述多个存储器被致能时，依据所述多个自刷新需求信号以产生一延迟同步旗标；以及控制器，耦接所述多个存储器以及所述仲裁器，依据所述延迟同步旗标以决定在存取操作下，存取所述多个存储器的存取延迟时间。2.根据权利要求1所述的虚拟静态随机存取存储器装置，其特征在于，每一所述存储器在执行自刷新动作的时间区间中，使对应的每一所述自刷新需求信号为第一逻辑电平。3.根据权利要求2所述的虚拟静态随机存取存储器装置，其特征在于，所述仲裁器在启动时间区间前的待机时间区间中，针对所述多个自刷新需求信号以执行逻辑运算来产生运算结果，并在所述多个存储器被致能的启动时间区间的启动时间点输出所述运算结果以产生所述延迟同步旗标。4.根据权利要求3所述的虚拟静态随机存取存储器装置，其特征在于，当所述第一逻辑电平为逻辑高电平时，所述逻辑运算为逻辑或运算。5.根据权利要求3所述的虚拟静态随机存取存储器装置，其特征在于，所述仲裁器在所述启动时间点时，闩锁所述运算结果以产生所述延迟同步旗标。6.根据权利要求3所述的虚拟静态随机存取存储器装置，其特征在于，所述仲裁器包括：逻辑电路，接收所述多个自刷新需求信号，针对所述多个自刷新需求信号执行所述逻辑运算来产生所述运算结果；以及闩锁器，耦接所述逻辑电路，依据芯片致能信号以在所述启动时间点闩锁所述运算结果，并依据所述运算结果输出所述延迟同步旗标。7.根据...
【专利技术属性】
技术研发人员：侯建杕，杜盈德，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。