存储器器件制造技术

本公开涉及存储器器件。公开了一种器件。该器件包括第一跟踪控制线、第一跟踪电路、第一感测电路和预充电电路。第一跟踪控制线被配置为传送第一跟踪控制信号。第一跟踪电路被配置为响应于第一跟踪控制信号而生成与存储器阵列中的第一跟踪单元相关联的第一跟踪信号。第一感测电路被配置为接收第一跟踪信号，并且被配置为响应于第一跟踪信号而生成第一感测跟踪信号。预充电电路被配置为响应于第一感测跟踪信号的上升沿以及读取使能延迟信号的下降沿，而生成用于对与存储器阵列中的存储器单元相关联的数据线进行预充电的预充电信号。本文还公开了一种方法。文还公开了一种方法。文还公开了一种方法。

【技术实现步骤摘要】
存储器器件


[0001]本公开涉及存储器器件。

技术介绍

[0002]存储器器件已经在各种应用中使用。通常，存储器器件包括例如静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。SRAM器件通常用于高速通信、图像处理和片上系统(SOC)应用。在一些方法中，SRAM器件包括感测放大器。感测放大器通常主导着SRAM速度，其还与SRAM器件的生成用于激活SRAM单元的预充电信号的电路相关联。

技术实现思路

[0003]根据本公开的一个实施例，提供了一种半导体器件，包括：第一跟踪控制线，被配置为传送与时钟脉冲信号相关联的第一跟踪控制信号；第一跟踪电路，被配置为响应于所述第一跟踪控制信号而生成与存储器阵列中的多个第一跟踪单元相关联的第一跟踪信号；第一感测电路，被配置为接收所述第一跟踪信号，并且被配置为响应于所述第一跟踪信号而生成第一感测跟踪信号；以及预充电电路，耦合在所述第一感测电路和所述存储器阵列之间，并且被配置为响应于所述第一感测跟踪信号的上升沿以及读取使能延迟信号的下降沿而生成预充电信号，所述预充电信号用于对与所述存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一跟踪控制线，被配置为传送与时钟脉冲信号相关联的第一跟踪控制信号；第一跟踪电路，被配置为响应于所述第一跟踪控制信号而生成与存储器阵列中的多个第一跟踪单元相关联的第一跟踪信号；第一感测电路，被配置为接收所述第一跟踪信号，并且被配置为响应于所述第一跟踪信号而生成第一感测跟踪信号；以及预充电电路，耦合在所述第一感测电路和所述存储器阵列之间，并且被配置为响应于所述第一感测跟踪信号的上升沿以及读取使能延迟信号的下降沿而生成预充电信号，所述预充电信号用于对与所述存储器阵列中的至少一个存储器单元相关联的数据线进行预充电。2.根据权利要求1所述的器件，其中，所述预充电电路包括：第一NAND门，包括被配置为接收所述第一感测跟踪信号和所述读取使能延迟信号的输入；第一反相器，包括耦合到所述第一NAND门的输出的输入；第二NAND门，包括耦合到所述第一反相器的输出的输入；第二反相器，包括耦合到所述第二NAND门的输出的输入；以及第三反相器，包括耦合到所述第二反相器的输出的输入，以及被配置为输出所述预充电信号的输出。3.根据权利要求2所述的器件，其中，所述第一感测电路包括：第一导电类型的第一晶体管；第二导电类型的第二晶体管；所述第二导电类型的第三晶体管；以及所述第二导电类型的第四晶体管，其中，所述第一晶体管、所述第二晶体管和所述第三晶体管的栅极端子耦合在一起以接收所述第一跟踪信号，所述第一晶体管的第一端子耦合到第一参考节点，所述第一晶体管的第二端子、所述第二晶体管的第一端子、以及所述第四晶体管的栅极端子一起耦合到所述第一NAND门的输入之一，并且所述第二晶体管的第二端子耦合到所述第三晶体管的第一端子和所述第四晶体管的第一端子，所述第三晶体管的第二端子耦合到第二参考节点，并且所述第四晶体管的第二端子耦合到所述第一参考节点。4.根据权利要求1所述的器件，还包括：感测使能电路，相对于所述预充电电路被配置，并且被配置为响应于第二感测跟踪信号和所述读取使能延迟信号而生成用于使能感测放大器电路的感测使能信号；以及第二感测电路，被配置为生成与所述存储器阵列中的多个第二跟踪单元相关联的所述第二感测跟踪信号。5.根据权利要求4所述的器件，其中，所述感测使能电路包括：延迟链电路，被配置为延迟所述第二感...

【专利技术属性】
技术研发人员：杨秀丽，万和舟，孔路平，姜炜阳，
申请(专利权)人：台积电南京有限公司台积电中国有限公司，
类型：发明
国别省市：