一种半导体结构的制造方法技术

本公开实施例公开了一种半导体结构的制造方法。所述半导体结构的制造方法包括：提供基底，在所述基底上形成堆叠层，所述堆叠层至少包括第一牺牲层，所述第一牺牲层材料包括非晶态单质半导体材料；通过自对准工艺在所述第一牺牲层上形成第二硬掩膜图案；执行掺杂工艺，以对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层进行掺杂；去除所述第二硬掩膜图案；采用选择性刻蚀工艺，去除所述第一牺牲层未被掺杂的区域，从而形成第一牺牲图案。案。案。

【技术实现步骤摘要】
一种半导体结构的制造方法


[0001]本公开涉及半导体
，尤其涉及一种半导体结构的制造方法。

技术介绍

[0002]随着动态随机存取存储器(DRAM)的尺寸不断微缩，半导体器件的特征关键尺寸不断减小，已接近光刻的光学物理极限，目前自对准工艺，如自对准双重图案化(SADP)工艺或自对准四重图案化(SAQP)工艺是实现更小尺寸图形的关键技术之一。但是现有自对准工艺的稳定性较差。因此如何提升自对准工艺的稳定性成为目前亟待解决的技术问题。

技术实现思路

[0003]有鉴于此，本公开实施例为解决
技术介绍
中存在的技术问题而提供一种半导体结构的制造方法。
[0004]根据本公开实施例的第一方面，提供了一种半导体结构的制造方法，包括：
[0005]提供基底，在所述基底上形成堆叠层，所述堆叠层至少包括第一牺牲层，所述第一牺牲层材料包括非晶态单质半导体材料；
[0006]通过自对准工艺在所述第一牺牲层上形成第二硬掩膜图案；
[0007]执行掺杂工艺，以对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层进行掺杂；
[0008]去除所述第二硬掩膜图案；
[0009]采用选择性刻蚀工艺，去除所述第一牺牲层未被掺杂的区域，从而形成第一牺牲图案。
[0010]在一些实施例中，对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层进行掺杂，包括：
[0011]执行第一次掺杂工艺，采用第一类掺杂元素对所述第一牺牲层的整体进行掺杂。
[0012]在一些实施例中，所述第一牺牲层包括第一子部和第二子部，所述第二子部位于所述第一子部的下方，对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层进行掺杂，还包括：
[0013]执行第二次掺杂工艺，采用第二类掺杂元素对所述第二子部进行元素掺杂，所述第二类掺杂元素和所述第一类掺杂元素相同。
[0014]在一些实施例中，对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层进行掺杂，还包括：
[0015]执行第三次掺杂工艺，采用第三类掺杂元素对所述第一牺牲层的整体进行掺杂；所述第三类掺杂元素选自碳、锗中的一种或多种。
[0016]在一些实施例中，所述第一牺牲层未掺杂区域和所述第一牺牲层掺杂区域的刻蚀选择比大于10。
[0017]在一些实施例中，所述堆叠层还包括位于所述第一牺牲层下方的第一硬掩膜层；
在形成所述第一牺牲图案后，所述方法还包括：
[0018]刻蚀所述第一硬掩膜层，将所述第一牺牲图案转移至所述第一硬掩膜层，形成第一硬掩膜图案，以所述第一硬掩膜图案为掩膜，图案化基底目标层，在所述目标层上形成目标图案。
[0019]在一些实施例中，所述自对准工艺包括自对准双重图案化工艺、自对准四重图案化工艺和自对准反向图案化工艺中的一种或多种。
[0020]在一些实施例中，所述自对准工艺为自对准双重图案化工艺，所述半导体结构的制造方法可以用于制造外围导电结构，和/或位线接触。
[0021]在一些实施例中，所述堆叠层还包括位于所述第一牺牲层上方的第二硬掩膜层，位于所述第二硬掩膜层上方的第二牺牲层和位于所述第二牺牲层上方的第四蚀刻停止层；所述通过自对准工艺在所述第一牺牲层上形成第二硬掩膜图案的步骤包括：
[0022]在所述第四蚀刻停止层上形成图形化的光刻胶层，刻蚀所述第四蚀刻停止层与所述第二牺牲层，将图案化的光刻胶层转移到所述第二牺牲层，形成第二牺牲图案；
[0023]在所述第二牺牲图案和所述第二硬掩膜层上形成第一侧墙材料层；
[0024]刻蚀所述第一侧墙材料层，并保留位于所述第二牺牲图案侧壁上的所述第一侧墙材料层；
[0025]去除所述第二牺牲图案，暴露出所述第二硬掩膜层，以保留的所述第一侧墙材料层为掩膜，刻蚀所述第二硬掩膜层，形成所述第二硬掩膜图案。
[0026]在一些实施例中，所述自对准工艺为自对准四重图案化工艺，所述半导体结构的制造方法可以用于制造节点接触插塞，和/或字线沟槽。
[0027]在一些实施例中，所述堆叠层还包括位于所述第一牺牲层上方的第三蚀刻停止层，位于所述第三蚀刻停止层上方的第二牺牲层和位于所述第二牺牲层上方的第四蚀刻停止层；所述通过自对准工艺在所述第一牺牲层上形成第二硬掩膜图案的步骤包括：
[0028]在所述第四蚀刻停止层上形成图形化的光刻胶层，刻蚀所述第四蚀刻停止层和所述第二牺牲层，将图案化的光刻胶层转移到所述第二牺牲层，形成第二牺牲图案；
[0029]在所述第二牺牲图案和所述第三蚀刻停止层上形成第一侧墙材料层；
[0030]刻蚀所述第一侧墙材料层，并保留位于所述第二牺牲图案侧壁上的所述第一侧墙材料层；
[0031]去除所述第二牺牲图案，暴露出所述第三蚀刻停止层，形成第一侧墙图案。
[0032]在一些实施例中，所述堆叠层还包括位于所述第一牺牲层上方且位于所述第三蚀刻停止层下方的第二硬掩膜层，位于所述第二硬掩膜层上方的第二蚀刻停止层和位于所述第二蚀刻停止层上方的第三硬掩膜层；
[0033]所述通过自对准工艺在所述第一牺牲层上形成第二硬掩膜图案的步骤还包括：
[0034]在形成所述第一侧墙图案之后，以所述第一侧墙图案为掩膜刻蚀所述第三蚀刻停止层和所述第三硬掩膜层，将所述第一侧墙图案转移至所述第三硬掩膜层，形成第三硬掩膜图案；
[0035]在所述第三硬掩膜图案和所述第二蚀刻停止层上形成第二侧墙材料层；
[0036]刻蚀所述第二侧墙材料层，并保留位于所述第三硬掩膜图案侧壁上的所述第二侧墙材料层；
[0037]去除所述第三硬掩图案，暴露出所述第二蚀刻停止层，形成第二侧墙图案；
[0038]以所述第二侧墙图案为掩膜刻蚀所述第二蚀刻停止层和所述第二硬掩膜层，将所述第二侧墙图案转移至所述第二硬掩膜层，形成所述第二硬掩膜图案。
[0039]在一些实施例中，所述堆叠层还包括位于所述第一牺牲层上方且位于所述第三蚀刻停止层下方的第三硬掩膜层；
[0040]所述通过自对准工艺在所述第一牺牲层上形成第二硬掩膜图案的步骤还包括：
[0041]在形成所述第一侧墙图案之后，刻蚀所述第三蚀刻停止层和所述第三硬掩膜层，将所述第一侧墙图案转移至所述第三硬掩膜层，形成第三硬掩膜图案；
[0042]在所述第三硬掩膜图案和所述第一牺牲层上形成第二侧墙材料层；
[0043]刻蚀所述第二侧墙材料层，并保留位于所述第三硬掩膜图案侧壁上的所述第二侧墙材料层；
[0044]去除所述第三硬掩图案，暴露出所述第一牺牲层，形成所述第二硬掩膜图案。
[0045]本公开实施例提供了一种半导体结构的制造方法，包括：提供基底，在所述基底上形成堆叠层，所述堆叠层至少包括第一牺牲层，所述第一牺牲层材料包括非晶态单质半导体材料；通过自对准工艺在所述第一牺牲层上形成第二硬掩膜图案；执行掺杂工艺，以对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供基底，在所述基底上形成堆叠层，所述堆叠层至少包括第一牺牲层，所述第一牺牲层材料包括非晶态单质半导体材料；通过自对准工艺在所述第一牺牲层上形成第二硬掩膜图案；执行掺杂工艺，以对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层进行掺杂；去除所述第二硬掩膜图案；采用选择性刻蚀工艺，去除所述第一牺牲层未被掺杂的区域，从而形成第一牺牲图案。2.根据权利要求1所述的半导体结构的制造方法，其特征在于，对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层进行掺杂，包括：执行第一次掺杂工艺，采用第一类掺杂元素对所述第一牺牲层的整体进行掺杂。3.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述第一牺牲层包括第一子部和第二子部，所述第二子部位于所述第一子部的下方，对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层进行掺杂，还包括：执行第二次掺杂工艺，采用第二类掺杂元素对所述第二子部进行元素掺杂，所述第二类掺杂元素和所述第一类掺杂元素相同。4.根据权利要求2或3所述的半导体结构的制造方法，其特征在于，对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层进行掺杂，还包括：执行第三次掺杂工艺，采用第三类掺杂元素对所述第一牺牲层的整体进行掺杂；所述第三类掺杂元素选自碳、锗中的一种或多种。5.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第一牺牲层未掺杂区域和所述第一牺牲层掺杂区域的刻蚀选择比大于10。6.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述堆叠层还包括位于所述第一牺牲层下方的第一硬掩膜层；在形成所述第一牺牲图案后，所述方法还包括：刻蚀所述第一硬掩膜层，将所述第一牺牲图案转移至所述第一硬掩膜层，形成第一硬掩膜图案，以所述第一硬掩膜图案为掩膜，图案化基底目标层，在所述目标层上形成目标图案。7.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述自对准工艺包括自对准双重图案化工艺、自对准四重图案化工艺和自对准反向图案化工艺中的一种或多种。8.根据权利要求7所述的半导体结构的制造方法，其特征在于，所述自对准工艺为自对准双重图案化工艺，所述半导体结构的制造方法可以用于制造外围导电结构，和/或位线接触。9.根据权利要求8所述的半导体结构的制造方法，其特征在于，所述堆叠层还包括位于所述第一牺牲层上方的第二硬掩膜层，位于所述第二硬掩膜层上方的第二牺牲层和位于所述第二牺牲层上方的第四蚀刻停止层；所述通过自对准工艺在所述第一牺牲层上形成第二硬掩膜图案的步骤包括：在所述第四蚀刻停止层上形成图形化的光刻胶层，刻蚀所述第四蚀刻停止层与所述第二牺牲层，将图案化的光刻胶层转移到所述第二牺牲层，形成第二牺牲图案；在所述第二牺牲图案和所述第二硬掩膜层上形成第一侧墙材...

【专利技术属性】
技术研发人员：王朝辉，许文涛，李巧，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：