一种实现信息隐藏的内部时钟驱动电路架构制造技术

本发明专利技术属于信息隐藏技术领域，公开了一种实现信息隐藏的内部时钟驱动电路架构，包括；FPGA以及基于所述FPGA的控制模块、信息表示电路、信息掩护电路及RO时钟电路。该电路架构基于环形振荡器生成内部高频时钟，将电路分为不同的时钟域，根据区域划分将要信息表示的区域布置相应电路，在进行隐蔽信息的表示时，利用环形振荡器RO高频翻转的特性，将RO生成的时钟作为信息表示部分电路的输入时钟，使得该部分电路工作频率极高，产生足够强度的热量，从而形成热点，完成隐蔽信息的表达，相比于自激发热的电路架构采用了较多的环形振荡器而易于暴露，本发明专利技术提出的架构更具安全性。本发明专利技术提出的架构更具安全性。本发明专利技术提出的架构更具安全性。

【技术实现步骤摘要】
一种实现信息隐藏的内部时钟驱动电路架构


[0001]本专利技术属于信息隐藏
，具体涉及一种实现信息隐藏的内部时钟驱动电路架构。

技术介绍

[0002]信息隐藏技术的原理是在载体中隐藏隐秘信息，传统信息隐藏技术包括在图像中利用信息的低位数据进行数据的隐藏，利用标点符号进行信息的隐藏等等。传统信息隐藏技术多是信息的单次隐藏，破解的难度有限。
[0003]实现信息隐藏自激发热的电路架构将环形振荡器作为自激发热的核心，利用环形振荡器所在区域形成的热点进行信息表示，但为了产生足够的热量，需要布置相当数量的环形振荡器，但也因此可能会引起攻击者的注意。

技术实现思路

[0004]本专利技术的目的在于提供一种实现信息隐藏的内部时钟驱动电路架构，以解决上述
技术介绍
中提出现有技术中的问题。
[0005]为实现上述目的，本专利技术采用了如下技术方案：
[0006]一种实现信息隐藏的内部时钟驱动电路架构，包括；
[0007]FPGA以及基于所述FPGA的控制模块、信息表示电路、信息掩护电路及RO时钟电路；
[0008]所述信息表示电路、信息掩护电路及RO时钟电路均与所述控制模块相连接，且RO时钟电路和信息表示电路相连接。
[0009]进一步的，所述信息表示电路根据FPGA热分布的信息表示方法分布在特定区域，整体电路在初始正常状态下，均由来自FPGA晶振的时钟进行控制，电路整体的功耗平均分布，将热点信息表示区域隐藏。
[0010]进一步的，所述FPGA的型号为XC7A100T。
[0011]进一步的，所述RO时钟电路包括：
[0012]处理器模块以及与所述处理器模块相连接的通信接口和RO模块，所述处理器模块通过通信接口与上位机连接，所述RO模块与所述信息表示电路相连接。
[0013]进一步的，所述FPGA上连接有热成像仪，所述热成像仪对上位机发送命令前后FPGA芯片的温度进行检测，得到相应的热分布图。
[0014]进一步的，所述RO模块包括：
[0015]寄存器以及与所述寄存器相连接的信号输入端，所述信号输入端的来源包括FPGA器件晶振的源时钟信号和通过RO生成的内部时钟信号。
[0016]进一步的，所述内部时钟信号的生成是利用FPGA的LUT资源实现反相器，并将其输出信号与使能信号经过与门处理后作为反相器的输入，以此相连而成环生成高频时钟。
[0017]本专利技术的技术效果和优点：本专利技术提出的一种实现信息隐藏的内部时钟驱动电路架构，与现有技术相比，具有以下优点：
[0018]1、该电路架构基于环形振荡器生成内部高频时钟，将电路分为不同的时钟域，根据区域划分将要信息表示的区域布置相应电路，在进行隐蔽信息的表示时，利用环形振荡器RO高频翻转的特性，将RO生成的时钟作为信息表示部分电路的输入时钟，使得该部分电路工作频率极高，产生足够强度的热量，从而形成热点，完成隐蔽信息的表达，相比于自激发热的电路架构采用了较多的环形振荡器而易于暴露，本专利技术提出的架构更具安全性；
[0019]2、本专利技术利用环形振荡器RO高频翻转的特性，将RO生成的时钟作为信息表示部分电路的输入时钟，使得该部分电路工作频率极高，产生足够强度的热量，从而形成热点，完成隐蔽信息的表达。
附图说明
[0020]图1为本专利技术实现信息隐藏的内部时钟驱动电路架构的结构示意图；
[0021]图2为本专利技术的实现信息隐藏的内部时钟驱动电路架构的结构示意图；
[0022]图3为本专利技术的RO电路结构示意图。
具体实施方式
[0023]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0024]本专利技术实施例中提供了如图1
‑
3所示的一种实现信息隐藏的内部时钟驱动电路架构，包括；FPGA以及基于所述FPGA的控制模块、信息表示电路、信息掩护电路及RO时钟电路；所述信息表示电路、信息掩护电路及RO时钟电路均与所述控制模块相连接，且RO时钟电路和信息表示电路相连接。
[0025]该电路架构基于环形振荡器生成内部高频时钟，将电路分为不同的时钟域，从而实现信息的隐藏。本实施例基于FPGA的信息隐藏方法，通过FPGA的热分布进行信息的表示，并根据区域划分将要信息表示的区域布置相应电路。在进行隐蔽信息的表示时，利用环形振荡器RO高频翻转的特性，将RO生成的时钟作为信息表示部分电路的输入时钟，使得该部分电路工作频率极高，产生足够强度的热量，从而形成热点。本实施例基于FPGA，对实现信息隐藏的内部时钟驱动电路架构进行应用，该电路架构能够有效的实现隐藏信息的掩护与表达。
[0026]所述FPGA的型号为XC7A100T，所述信息表示电路根据FPGA热分布的信息表示方法分布在特定区域，整体电路在初始正常状态下，均由来自FPGA晶振的时钟进行控制，电路整体的功耗平均分布，将热点信息表示区域隐藏。
[0027]将电路分为热点信息表示部分与掩护电路部分，表示部分和掩护电路本身相互独立，都用的运算电路，电路持续工作的频率受时钟频率影响。
[0028]根据基于FPGA热分布的信息表示方法，将热点信息表示电路布置在特定区域。整体电路在初始正常状态下，均由来自FPGA晶振的时钟进行控制，电路整体的功耗平均分布，从而将热点信息表示区域隐藏起来不被发觉，
[0029]想要得到隐藏的信息时，将掩护电路模块休眠，同时，使能环形振荡器电路，使得环形振荡器高频振荡生成RO时钟，并将信息表示电路的输入时钟切换为RO时钟，信息表示电路所在的区域在进行信息表示时温度明显高于其他区域，就是要表示的信息，源于电路在RO高频时钟的控制下工作而高效发热。通过这种方式，使得信息表示电路所在的局部区域温度能够有效区别于信息掩护电路区域，通过对局部区域进行信息表示的编码(根据空间区域进行划分编码)，便能根据电路的热分布进行有效的信息传递。
[0030]对于信息隐藏的过程而言，本专利技术提出的电路架构在初始状态时，信息掩护电路和信息表示电路均在正常时钟的作用下工作，对于攻击者而言，难以破解电路而获取隐藏的信息。但信息的接收方能够根据约定的操作方法对电路进行控制处理，使得信息掩护电路休眠而信息表示电路在RO时钟的作用下工作，从而获得将热分布对应的信息。掌握了发送何种控制信息实现隐藏信息表示的，就是合法者；攻击者就是未掌握该发什么信息，怎么获取信息的。
[0031]另外，所述FPGA上连接有热成像仪，利用综合工具将电路信息转化为bit流文件，将其配置进FPGA后，通过热成像仪对上位机发送命令前后FPGA芯片的温度进行检测，得到相应的热分布图，该电路架构能够有效实现基于FPGA热分布的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实现信息隐藏的内部时钟驱动电路架构，其特征在于，包括；FPGA以及基于所述FPGA的控制模块、信息表示电路、信息掩护电路及RO时钟电路；所述信息表示电路、信息掩护电路及RO时钟电路均与所述控制模块相连接，且RO时钟电路和信息表示电路相连接。2.根据权利要求1所述的一种实现信息隐藏的内部时钟驱动电路架构，其特征在于：所述信息表示电路根据FPGA热分布的信息表示方法分布在特定区域，整体电路在初始正常状态下，均由来自FPGA晶振的时钟进行控制，电路整体的功耗平均分布，将热点信息表示区域隐藏。3.根据权利要求2所述的一种实现信息隐藏的内部时钟驱动电路架构，其特征在于：所述FPGA的型号为XC7A100T。4.根据权利要求3所述的一种实现信息隐藏的内部时钟驱动电路架构，其特征在于：所述RO时钟电路包括：处理器模块以及与所述处理器模块相...

【专利技术属性】
技术研发人员：黄乐天，许怡楠，姜书艳，廖永波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：