低频振荡电路、振荡器、电源及电子设备制造技术

本公开涉及一种低频振荡电路、振荡器、电源及电子设备，所述电路包括：基准电流产生模块，用于产生基准电流；环路振荡模块，连接于所述基准电流产生模块，包括第二延迟振荡单元、第一延迟振荡单元、第一反相器、第二反相器、第二与非门、第一与非门，所述第二延迟振荡单元用于根据所述基准电流对所述第二信号延时第二时间，所述第一延迟振荡单元用于根据所述基准电流对所述第一信号延时第一时间，所述第一信号的振荡频率为所述第一时间、所述第二时间的和的倒数。本公开实施例提出的低频振荡电路输出的第一信号的振荡频率与第一时间、第二时间相关，与电源电压不相关，消除了电源电压对振荡频率的影响，提高了振荡频率的稳定性。提高了振荡频率的稳定性。提高了振荡频率的稳定性。

【技术实现步骤摘要】
低频振荡电路、振荡器、电源及电子设备


[0001]本公开涉及集成电路
，尤其涉及一种低频振荡电路、振荡器、电源及电子设备。

技术介绍

[0002]振荡器(英文：oscillator)是用来产生重复电子讯号(通常是正弦波或方波)的电子元件，在电子设备、电路设计中是必不可少的器件，相关技术中的振荡器对电源电压较为敏感，其振荡频率常常随着电源电压的变化而变化，稳定性较低。

技术实现思路

[0003]有鉴于此，本公开提出了一种低频振荡电路，所述电路包括：
[0004]基准电流产生模块，用于产生基准电流；
[0005]环路振荡模块，连接于所述基准电流产生模块，包括第二延迟振荡单元、第一延迟振荡单元、第一反相器、第二反相器、第二与非门、第一与非门，其中，
[0006]所述第二延迟振荡单元的第一输入端连接于所述第一反相器的输出端，用于接收第二信号，所述第二延迟振荡单元的输出端连接于所述第二与非门的第一输入端，所述第二与非门的第二输入端连接于所述第一与非门的输出端，所述第二与非门的输出端连接于所述第一与非门的第二输入端及所述第二反相器的输入端，所述第一与非门的第一输入端连接于所述第一延迟振荡单元的输出端，所述第一反相器的输入端及所述第一延迟振荡单元的第一输入端连接于所述第二反相器的输出端，用于接收第一信号，
[0007]所述第二延迟振荡单元的第二输入端及所述第一延迟振荡单元的第二输入端连接于所述基准电流产生模块，所述第二延迟振荡单元用于根据所述基准电流对所述第二信号延时第二时间，所述第一延迟振荡单元用于根据所述基准电流对所述第一信号延时第一时间，
[0008]其中，所述第一信号的振荡频率为所述第一时间、所述第二时间的和的倒数。
[0009]在一种可能的实施方式中，所述基准电流产生模块包括第一PMOS晶体管、第二PMOS晶体管、电阻、第一NMOS晶体管，其中，
[0010]所述第一PMOS晶体管的源极连接于所述第二PMOS晶体管的源极，用于接收电源电压，所述第一PMOS晶体管的栅极连接于所述第二PMOS晶体管的栅极及所述第一PMOS晶体管的漏极、所述电阻的第一端，
[0011]所述电阻的第二端连接于所述第一NMOS晶体管的源极及地，
[0012]所述第二PMOS晶体管的漏极连接于所述第一NMOS晶体管的漏极及所述第一NMOS晶体管的栅极，
[0013]其中，所述第一PMOS晶体管、第二PMOS晶体管的宽长比相同，
[0014]其中，流过所述电阻的电流为所述基准电流。
[0015]在一种可能的实施方式中，所述第一延迟振荡单元包括第三PMOS晶体管、第四
PMOS晶体管、第五PMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第一电容、第三反相器、第四反相器，其中，
[0016]所述第三PMOS晶体管的源极连接于所述第四PMOS晶体管的源极，用于接收所述电源电压，所述第三PMOS晶体管的漏极连接于所述第五PMOS晶体管的源极，
[0017]所述第五PMOS晶体管的栅极连接于所述第二NMOS晶体管的栅极，用于接收所述第一信号，
[0018]所述第五PMOS晶体管的漏极连接于所述第二NMOS晶体管的漏极、所述第一电容的第一端、所述第四PMOS晶体管的栅极，
[0019]所述第二NMOS晶体管的源极连接于所述第一电容的第二端、所述第三NMOS晶体管的源极及地，
[0020]所述第三NMOS晶体管的栅极连接于所述第一NMOS晶体管的栅极，
[0021]所述第三NMOS晶体管的漏极连接于所述第四PMOS晶体管的漏极、所述第三反相器的输入端，
[0022]所述第三反相器的输出端连接于所述第四反相器的输入端，所述第四反相器的输出端连接于所述第一与非门的第一输入端。
[0023]在一种可能的实施方式中，所述第二延迟振荡单元包括第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第二电容、第五反相器、第六反相器，其中，
[0024]所述第六PMOS晶体管的栅极连接于所述第三PMOS晶体管的栅极、所述第一PMOS晶体管的栅极及所述第二PMOS晶体管的栅极，所述第六PMOS晶体管的源极连接于所述第七PMOS晶体管的源极，用于接收所述电源电压，所述第六PMOS晶体管的漏极连接于所述第八PMOS晶体管的源极，
[0025]所述第八PMOS晶体管的栅极连接于所述第四NMOS晶体管的栅极，用于接收所述第二信号，
[0026]所述第八PMOS晶体管的漏极连接于所述第四NMOS晶体管的漏极、所述第二电容的第一端、所述第七PMOS晶体管的栅极，
[0027]所述第四NMOS晶体管的源极连接于所述第二电容的第二端、所述第五NMOS晶体管的源极及地，
[0028]所述第五NMOS晶体管的栅极连接于所述第一NMOS晶体管的栅极，
[0029]所述第五NMOS晶体管的漏极连接于所述第七PMOS晶体管的漏极、所述第五反相器的输入端，
[0030]所述第五反相器的输出端连接于所述第六反相器的输入端，所述第六反相器的输出端连接于所述第一与非门的第一输入端。
[0031]在一种可能的实施方式中，所述第三PMOS晶体管、所述第四PMOS晶体管、所述第六PMOS晶体管、所述第七PMOS晶体管的宽长比与所述第一PMOS晶体管、所述第二PMOS晶体管的宽长比相同，
[0032]所述第一NMOS晶体管、所述第三NMOS晶体管、所述第五NMOS晶体管的宽长比相同。
[0033]在一种可能的实施方式中，所述第一电容与所述第二电容的电容相同。
[0034]在一种可能的实施方式中，所述第一信号的振荡频率与所述电阻、所述第一电容、
所述第二电容相关。
[0035]根据本公开的另一方面，提出了一种振荡器，所述振荡器包括所述的低频振荡电路。
[0036]根据本公开的另一方面，提出了一种电源，所述电源包括所述的振荡器。
[0037]根据本公开的另一方面，提出了一种电子设备，所述电子设备包括所述的电源。
[0038]本公开实施例提出的低频振荡电路，第一延迟振荡单元、第二延迟振荡单元均通过基准电流产生模块产生的基准电流延迟信号，使得振荡电路输出的第一信号的振荡频率与第一时间、第二时间相关，与电源电压不相关，消除了电源电压对振荡频率的影响，提高了振荡频率的稳定性。
[0039]根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
[0040]包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
[0041]图1示出了根据本公开一实施例的低频振荡电路的示意图。
[0042]图2示出了根据本公开一实施例的低频振荡电路的示意图。
[0043]图3示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低频振荡电路，其特征在于，所述电路包括：基准电流产生模块，用于产生基准电流；环路振荡模块，连接于所述基准电流产生模块，包括第二延迟振荡单元、第一延迟振荡单元、第一反相器、第二反相器、第二与非门、第一与非门，其中，所述第二延迟振荡单元的第一输入端连接于所述第一反相器的输出端，用于接收第二信号，所述第二延迟振荡单元的输出端连接于所述第二与非门的第一输入端，所述第二与非门的第二输入端连接于所述第一与非门的输出端，所述第二与非门的输出端连接于所述第一与非门的第二输入端及所述第二反相器的输入端，所述第一与非门的第一输入端连接于所述第一延迟振荡单元的输出端，所述第一反相器的输入端及所述第一延迟振荡单元的第一输入端连接于所述第二反相器的输出端，用于接收第一信号，所述第二延迟振荡单元的第二输入端及所述第一延迟振荡单元的第二输入端连接于所述基准电流产生模块，所述第二延迟振荡单元用于根据所述基准电流对所述第二信号延时第二时间，所述第一延迟振荡单元用于根据所述基准电流对所述第一信号延时第一时间，其中，所述第一信号的振荡频率为所述第一时间、所述第二时间的和的倒数。2.根据权利要求1所述的电路，其特征在于，所述基准电流产生模块包括第一PMOS晶体管、第二PMOS晶体管、电阻、第一NMOS晶体管，其中，所述第一PMOS晶体管的源极连接于所述第二PMOS晶体管的源极，用于接收电源电压，所述第一PMOS晶体管的栅极连接于所述第二PMOS晶体管的栅极及所述第一PMOS晶体管的漏极、所述电阻的第一端，所述电阻的第二端连接于所述第一NMOS晶体管的源极及地，所述第二PMOS晶体管的漏极连接于所述第一NMOS晶体管的漏极及所述第一NMOS晶体管的栅极，其中，所述第一PMOS晶体管、第二PMOS晶体管的宽长比相同，其中，流过所述电阻的电流为所述基准电流。3.根据权利要求2所述的电路，其特征在于，所述第一延迟振荡单元包括第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第一电容、第三反相器、第四反相器，其中，所述第三PMOS晶体管的源极连接于所述第四PMOS晶体管的源极，用于接收所述电源电压，所述第三PMOS晶体管的漏极连接于所述第五PMOS晶体管的源极，所述第五PMOS晶体管的栅极连接于所述第二NMOS晶体管的栅极，用于接收所述第一信号，所述第五PMOS晶体管的漏极连接于所述第二NMOS晶体管的漏极、所述第一电容的第一端、所述第四PMOS晶体管的栅极，所述第二NMO...

【专利技术属性】
技术研发人员：王鹏，罗鹏，王卫华，陈磊，张泽伟，
申请(专利权)人：晟矽微电子南京有限公司，
类型：发明
国别省市：