一种脉冲信号捕捉电路及方法技术

本申请提供一种脉冲信号捕捉电路及方法，其中所述脉冲信号捕捉电路包括第一寄存器和第二寄存器，第一寄存器具有第一数据输入端、第一时钟输入端、第一数据输出端及异步复位端、第一数据输入端连接有高电平，第一时钟输入端用于输入脉冲信号；第二寄存器具有第二数据输入端、第二时钟输入端及第二数据输出端，第二数据输入端与第一数据输出端连接，第二时钟输入端连接有本地时钟，第二数据输出端用于输出捕捉后的输出信号；其中第二数据输出端还与异步复位端连接，已将输出信号作为反馈信号发送至异步复位端。通过上述结构使得，对第一时钟输入端输入的脉冲信号的宽度没有要求，无论脉冲信号的宽度大于还是小于本地时钟周期，都能够捕捉到。都能够捕捉到。都能够捕捉到。

【技术实现步骤摘要】
一种脉冲信号捕捉电路及方法


[0001]本公开一般涉及通信领域，具体涉及一种脉冲信号捕捉电路及方法。

技术介绍

[0002]在器件之间、或者器件内部(如FPGA)往往会用到采用脉冲信号实现握手或者同步等功能。按现有的方法，在进行脉冲信号传输时，一般采用寄存器采样的方法进行捕捉，输入脉冲接到寄存器的数据输入端，由本地时钟对脉冲采样；但上述方法存在一个使用局限，即脉冲信号的宽度必须大于一个时钟周期，否则当脉冲信号位于两个时钟周期之间时，接收端无法捕捉到该脉冲信号，导致该脉冲信号丢失。

技术实现思路

[0003]鉴于现有技术中的上述缺陷或不足，期望提供可解决上述技术问题的一种脉冲信号捕捉电路及方法。
[0004]本申请第一方面提供一种脉冲信号捕捉电路，包括：
[0005]第一寄存器，所述第一寄存器具有第一数据输入端、第一时钟输入端、第一数据输出端及异步复位端，所述第一数据输入端连接有高电平，所述第一时钟输入端用于输入脉冲信号；
[0006]第二寄存器，所述第二寄存器具有第二数据输入端、第二时钟输入端及第二数据输出端，所述第二数据输入端与所述第一数据输出端连接，所述第二时钟输入端连接有本地时钟，所述第二数据输出端用于输出捕捉后的输出信号；
[0007]其中，所述第二数据输出端还与所述异步复位端连接，以将所述输出信号作为反馈信号发送至所述异步复位端。
[0008]根据本申请实施例提供的技术方案，所述第一数据输出端与所述第二数据输入端之间连接有脉冲扩展单元，所述脉冲扩展单元用于扩展所述输出信号的宽度。
[0009]根据本申请实施例提供的技术方案，所述脉冲扩展单元包括若干个串联设置的第三寄存器；所述脉冲扩展单元具有第三数据输入端、第三时钟输入端与第三数据输出端，所述第三数据输入端与所述第一数据输出端连接，所述第三时钟输入端与所述本地时钟连接，所述第三数据输出端与所述第二数据输入端连接。
[0010]根据本申请实施例提供的技术方案，所述第一寄存器和或第二寄存器和或第三寄存器为D触发器。
[0011]本申请第二方面提供一种脉冲信号捕捉方法，采用如上述所述的一种脉冲信号捕捉电路，所述脉冲信号捕捉方法包括如下步骤：
[0012]S1：所述第一寄存器接收高电平和脉冲信号，输出第一数据；
[0013]S2：所述第二寄存器接收第一数据和本地时钟，输出捕捉后的输出信号；
[0014]S3：捕捉后的输出信号作为反馈信号发送至所述第一寄存器的异步复位端。
[0015]根据本申请实施例提供的技术方案，第一数据输出端与第二数据输入端之间连接
有脉冲扩展单元，所述一种脉冲信号捕捉方法还包括：通过脉冲扩展单元扩展所述输出信号的宽度。
[0016]本申请的有益效果在于：基于本申请提供的技术方案，包括第一寄存器和第二寄存器，所述第一寄存器具有第一数据输入端、第一时钟输入端、第一数据输出端及异步复位端，所述第二寄存器具有第二数据输入端、第二时钟输入端及第二数据输出端；在进行脉冲信号捕捉时，所述第一数据输入端连接高电平，所述第二时钟输入端连接本地时钟，向所述第一时钟输入端输入脉冲信号，所述脉冲信号达到上升沿时，所述第一寄存器触发，所述第一数据输出端向所述第二数据输入端输出第一数据；同时，当所述本地时钟达到上升沿时，所述第二寄存器触发，所述第二数据输出端输出捕捉后的输出信号；其中，所述输出信号在输出的同时还作为反馈信号发送至所述异步复位端，异步复位后，所述第一数据输出端再次向所述第二数据输入端输出第一数据，重复上述步骤，最后输出捕捉后的输出信号；通过上述结构使得，对所述第一时钟输入端输入的脉冲信号的宽度没有要求，无论所述脉冲信号的宽度大于还是小于本地时钟周期，都能够捕捉到。
附图说明
[0017]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0018]图1是本申请中的一种脉冲信号捕捉电路的接口模块构成原理示意图；
[0019]图2是本申请中脉冲扩展单元为一个第三寄存器的接口模块构成原理示意图；
[0020]图3是本申请中脉冲扩展单元为一个第三寄存器的工作时序示意图；
[0021]图4是本申请中脉冲扩展单元为两个第三寄存器的接口模块构成原理示意图。
[0022]图中：FF1、第一寄存器；FF2、第二寄存器；FF3、脉冲扩展单元。
具体实施方式
[0023]下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释相关专利技术，而非对该专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与专利技术相关的部分。
[0024]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0025]实施例1
[0026]请参考图1为本申请提供的一种脉冲信号捕捉电路的接口模块构成原理示意图，包括：
[0027]第一寄存器FF1，所述第一寄存器FF1具有第一数据输入端、第一时钟输入端、第一数据输出端及异步复位端，所述第一数据输入端连接有高电平，所述第一时钟输入端用于输入脉冲信号；
[0028]第二寄存器FF2，所述第二寄存器FF2具有第二数据输入端、第二时钟输入端及第二数据输出端，所述第二数据输入端与所述第一数据输出端连接，所述第二时钟输入端连接有本地时钟，所述第二数据输出端用于输出捕捉后的输出信号；
[0029]其中，所述第二数据输出端还与所述异步复位端连接，以将所述输出信号作为反
馈信号发送至所述异步复位端。
[0030]具体的，数字电路中所述高电平为1；
[0031]具体的，所述第一寄存器的工作原理，当所述异步复位端为1时，输入的数据为0；
[0032]具体的，如图1所示，图中D为数据输入端，C为时钟输入端，Q为数据输出端，R为异步复位端，clk为本地时钟，pulse_in为脉冲信号，pulse_out为输出信号；
[0033]工作原理：在进行脉冲信号捕捉时，所述第一数据输入端连接高电平，所述第二时钟输入端连接本地时钟，向所述第一时钟输入端输入脉冲信号，所述脉冲信号达到上升沿时，输入所述脉冲信号pulse_in＝1，所述第一寄存器FF1触发，所述第一数据输出端向所述第二数据输入端输出第一数据Q0＝1；同时，当所述本地时钟达到上升沿时，所述第二寄存器FF2触发，所述第二数据输出端输出捕捉后的输出信号pulse_out＝1；其中，所述输出信号在输出的同时还作为反馈信号发送至所述异步复位端，异步复位后，所述第一数据输出端再次向所述第二数据输入端输出第一数据Q0，此时Q0＝0，重复上述步骤，最后输出捕捉后的输出信号；通过上述结构使得，对所述第一时钟输入端输入的脉冲信号的宽度没有要求，无论所述脉冲信号的宽度大于还是小于本地时钟周期，都能够捕捉到。
[0034]在某些实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种脉冲信号捕捉电路，其特征在于，包括：第一寄存器(FF1)，所述第一寄存器(FF1)具有第一数据输入端、第一时钟输入端、第一数据输出端及异步复位端，所述第一数据输入端连接有高电平，所述第一时钟输入端用于输入脉冲信号；第二寄存器(FF2)，所述第二寄存器(FF2)具有第二数据输入端、第二时钟输入端及第二数据输出端，所述第二数据输入端与所述第一数据输出端连接，所述第二时钟输入端连接有本地时钟，所述第二数据输出端用于输出捕捉后的输出信号；其中，所述第二数据输出端还与所述异步复位端连接，以将所述输出信号作为反馈信号发送至所述异步复位端。2.根据权利要求1所述的一种脉冲信号捕捉电路，其特征在于，所述第一数据输出端与所述第二数据输入端之间连接有脉冲扩展单元(FF3)，所述脉冲扩展单元(FF3)用于扩展所述输出信号的宽度。3.根据权利要求2所述的一种脉冲信号捕捉电路，其特征在于，所述脉冲扩展单元(FF3)包括若干个串联设置的第三寄存器；所述脉冲扩展单元(FF3...

【专利技术属性】
技术研发人员：丁学飞，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：