半导体器件和在用于系统级封装模块的包封物中嵌入电路图案的方法技术方案

公开了半导体器件和在用于系统级封装模块的包封物中嵌入电路图案的方法。SIP模块包括安装到互连基板的多个电组件。电组件和互连基板被包封物覆盖。导电柱被形成为通过包封物。通过激光以电路图案的形式在包封物中形成多个开口。导电材料被沉积在包封物的表面上并且沉积到开口中以形成电路图案。通过研磨机移除导电材料的一部分以暴露电路图案。研磨操作使包封物的表面和电路图案平坦化。电路图案可以是迹线、接触焊盘、RDL或其它互连结构。电路图案也可以是屏蔽层或天线。电组件被部署在SIP模块和电路图案上。SIP模块和电路图案上。SIP模块和电路图案上。

【技术实现步骤摘要】
半导体器件和在用于系统级封装模块的包封物中嵌入电路图案的方法


[0001]本专利技术一般涉及半导体器件，并且更特别地，涉及半导体器件和在系统级封装(SIP)模块的包封物中嵌入电路图案的半方法。

技术介绍

[0002]半导体器件通常出现在现代电子产品中。半导体器件执行宽范围的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子设备、进行光电作用以及创建用于电视显示的视觉图像。半导体器件出现在通信、功率转换、网络、计算机、娱乐和消费产品的领域中。半导体器件还出现在军事应用、航空、汽车、工业控制器和办公设备中。
[0003]针对半导体器件的共同设计目标是减少占位面积和外廓，同时获得功能性。半导体器件需要在更小区域中容纳更高密度的组件。在许多已知的封装布局、中，底部互连基板提供与形成在基板上的电路图案或RDL的机械和电连接，以支持到半导体器件的外部电互连。虽然难以控制，但是合期望的是具有电路图案的恒定或均匀的厚度。电路图案的不规则厚度可能引起互连破裂和组装问题。此外，具有其对应的电路图案的互连基板增加整个半导体封装的高度，这与设计目标相反。
附图说明
[0004]图1a至图1c图示具有由划片街区(saw street)分离的多个半导体管芯的半导体晶片；图2a至图2n图示在SIP模块的包封物中嵌入电路图案的处理；图3a至图3b图示将电组件安装到SIP模块中的电路图案；图4a至图4f图示在SIP模块的包封物中嵌入屏蔽层和电路图案的处理；图5a至图5b图示将电组件安装到SIP模块中的屏蔽层和电路图案的处理；以及图6图示具有安装到印刷电路板(PCB)的表面的不同类型的封装的PCB。
具体实施方式
[0005]在以下的描述中参照各图在一个或多个实施例中描述本专利技术，各图中同样的标号表示相同或相似的要素。虽然就用于实现本专利技术的目的的最佳方式描述了本专利技术，但是本领域技术人员将领会，本专利技术旨在覆盖可以包括在由所附权利要求限定的本专利技术的精神和范围内的替换、修改和等同物以及由以下公开和附图支持的它们的等同物。如在此使用的术语“半导体管芯”指代用语的单数形式和复数形式这两者，并且因此可以指代单个半导体器件和多个半导体器件这两者。
[0006]半导体器件一般是使用两种复杂的制造处制造的：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含被电连接以形成功能电路的有源电组件和无源电组件。诸如晶体管和二极管的有源电组件具有控制电流流动的
能力。诸如电容器、电感器和电阻器的无源电组件创建电压和电流之间的执行电路功能所需要的关系。
[0007]后端制造指代将完成的晶片切割或单体化成单独的半导体管芯，并且封装半导体管芯以用于结构支承、电互连和环境隔离。为了单体化半导体管芯，晶片被沿着晶片的被称为划片街区或划痕区的非功能区划刻并且断裂。使用激光切割工具或锯切刃将晶片单体化。在单体化之后，将单独的半导体管芯安装到封装基板，封装基板包括用于与其它系统组件互连的管脚或接触焊盘。然后将形成在半导体管芯上的接触焊盘连接到封装内的接触焊盘。可以利用导电层、凸块、柱形凸块、导电焊膏或布线接合来进行电连接。包封物或其它模制材料被沉积在封装上以提供物理支承和电隔离。然后将完成的封装插入到电系统中，并且使半导体器件的功能性可用于其它系统组件。
[0008]图1a示出具有基底基板材料102的半导体晶片100，基底基板材料102诸如为硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或用于结构支承的其它块体材料。多个半导体管芯或组件104被形成在晶片100上，由非有源的、管芯间晶片区域或划片街区106分离开。划片街区106提供切割区域以将半导体晶片100单体化成单独的半导体管芯104。在一个实施例中，半导体晶片100具有100
‑
450毫米(mm)的宽度或直径。
[0009]图1b示出半导体晶片100的一部分的横截面视图。每个半导体管芯104具有背侧或非有源表面108和有源表面110，其包含被实现为形成在管芯内并且被根据管芯的电设计和功能电互连的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如，电路可以包括一个或多个晶体管、二极管和形成在有源表面110内的其它电路元件，以实现模拟电路或数字电路，诸如数字信号处理器(DSP)、专用集成电路(ASIC)、存储器或其它信号处理电路。半导体管芯104还可以包含用于RF信号处理的IPD，诸如电感器、电容器和电阻器。
[0010]使用PVD、CVD、电解电镀、无电电镀处理或其它合适的金属沉积处理在有源表面110上形成导电层112。导电层112可以是一层或多层的铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)或其它合适的导电材料。导电层112作为电连接到有源表面110上的电路的接触焊盘进行操作。
[0011]使用蒸发、电解电镀、无电电镀、球滴或丝网印刷处理在导电层112上沉积导电凸块材料。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它们的组合，具有可选的助熔剂溶液。例如，凸块材料可以是共晶Sn/Pb、高铅焊料或无铅焊料。使用合适的附接或接合处理将凸块材料接合到导电层112。在一个实施例中，通过将凸块材料加热到其熔点以上来使凸块材料回流以形成球或凸块114。在一个实施例中，凸块114被形成在具有润湿层、阻挡层和粘合剂层的凸块下金属化(UBM)上方。凸块114也可以被压缩接合或热压缩接合到导电层112。凸块114表示可以被形成在导电层112上的一种类型的互连结构。互连结构还可以使用接合布线、导电焊膏、柱形凸块、微凸块或其它电互连。
[0012]在图1c中，使用锯切刃或激光切割工具118通过划片街区106将半导体晶片100单体化成单独的半导体管芯104。单独的半导体管芯104可以被检查和电测试以用于标识单体化之后的KGD。
[0013]图2a至图2n图示在互连基板上部署电组件以形成SIP模块或电组件组装的处理。然后将电路图案嵌入在SIP模块的包封物中。图2a示出包括导电层122和绝缘层124的互连基板120的横截面视图。导电层122可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag或其它合适的
导电材料。导电层122提供跨基板120的水平电互连和在基板120的顶表面126和底表面128之间的竖向电互连。导电层122的部分可以是电共用的或电隔离的，这取决于半导体管芯104和其它电组件的设计和功能。绝缘层124包含一层或多层的二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二钽(Ta2O5)、氧化铝(Al2O3)、阻焊剂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并恶唑(PBO)和具有类似的绝缘和结构性质的其它材料。绝缘层124提供导电层122之间的隔离。
[0014]在图2b中，多个电组件130a
‑
130c被安装到互连基板120的表面126并且电气地和机械地连接到导电层122。使用拾取和放置操作将每个电组件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括：提供半导体组件组装，半导体组件组装包括部署在半导体组件组装上的包封物；以电路图案的形式在包封物中形成多个开口；在开口中沉积导电材料以形成电路图案；以及在电路图案上部署电组件。2.根据权利要求1所述的方法，进一步包括：将导电材料施加在包封物的表面上；以及移除导电材料的一部分以暴露电路图案。3.根据权利要求1所述的方法，进一步包括使包封物的表面和电路图案平坦化。4.根据权利要求1所述的方法，其中电路图案包括互连结构或屏蔽层。5.一种制造半导体器件的方法，包括：以电路图案的形式在包封物中形成多个开口；以及在开口中沉积导电材料以形成电路图案。6.根据权利要求5所述的方法，进一步包括在电路图案上部署电组件。7.根据权利要求5所述的方法，进一步包括：将导电材料施加在包封物的表面上；以及移除导电材料的一部...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：星科金朋私人有限公司，
类型：发明
国别省市：